雜散電感對SiC和IGBT功率模塊開關(guān)特性的影響探究

IGBT和碳化硅（SiC）模塊的開關(guān)特性受到許多外部參數(shù)的影響，例如電壓、電流、溫度、柵極配置和雜散元件。本系列文章將重點(diǎn)討論直流鏈路環(huán)路電感（DC?Link loop inductance）和柵極環(huán)路電感（Gate loop inductance）對VE?Trac IGBT和EliteSiC Power功率模塊開關(guān)特性的影響，本文為第一部分，將主要討論直流鏈路環(huán)路電感影響分析。

測試設(shè)置

雙脈沖測試 (Double Pulse Test ，DPT) 采用不同的設(shè)置來分析SiC和IGBT模塊的開關(guān)特性。如表1所示，對于直流鏈路環(huán)路電感影響分析，可在直流鏈路電容和模塊之間添加母線來進(jìn)行。對于柵極環(huán)路電感影響分析，如表10所示，在柵極驅(qū)動(dòng)板和模塊之間添加外部插座或電線。為了研究模塊的開關(guān)特性，本次測試使用 900V、1.7mQ EliteSiC Power功率模塊 (NVXR17S90M2SPC)和 750V Field Stop 4 VE－Trac Direct模塊 (NVH950S75L4SPB) 作為待測器件(DUT)。

圖 1. 雙脈沖測試設(shè)置

表1.直流鏈路環(huán)路電感測試設(shè)置

IGBT的開關(guān)特性與直流鏈路環(huán)路電感(L_S)的關(guān)系

本節(jié)分析不同直流鏈路電感對IGBT開關(guān)特性的影響。針對NVH950S75L4SPB模塊，按照如下條件進(jìn)行雙脈沖測試。

● DUT: 低邊FS4 750V 950A IGBT模塊 (NVH950S75L4SPB)

● VDC = 400 V

● I_C = 600 A

● V_GE = +15/?8 V

● R_G(on) = 4.0 Q

● R_G(off) = 12.0 Q

● T_vj= 25℃

表 1 列出了三種不同直流鏈路環(huán)路電感的配置，分析直流鏈路環(huán)路電感的影響。

圖 2顯示了在IGBT導(dǎo)通期間，不同的直流鏈路環(huán)路電感設(shè)置下的波形比較?？偨Y(jié)出特性如表2所示。環(huán)路電感設(shè)置越高，感應(yīng)電壓 VCE 壓降越高，導(dǎo)通 di/dt 越慢。因此，較高的環(huán)路電感可降低導(dǎo)通損耗，因?yàn)閾p耗是 VCE 和 IC 隨時(shí)間變化的積分。

就二極管而言，在反向恢復(fù)峰值電流(Irrm)之后，較高的環(huán)路電感會(huì)影響二極管峰值電壓過沖。所以，采用較高的環(huán)路電感配置時(shí)，由于硬反向恢復(fù)特性導(dǎo)致的反向恢復(fù)損耗增大。因此，為了增強(qiáng)電磁兼容性（EMI），需要增加導(dǎo)通時(shí)的柵極電阻RG(on)。

圖 2. IGBT導(dǎo)通波形與直流鏈路環(huán)路電感(L_S)的關(guān)系

表 2. IGBT導(dǎo)通特性對比直流鏈路環(huán)路電感總結(jié)

圖 3顯示了在IGBT關(guān)斷期間，不同的直流鏈路環(huán)路電感下的波形比較。總結(jié)出的特性如表3所示。環(huán)路電感設(shè)置越高，在關(guān)斷期間的 di/dt越慢，但由于雜散電感的影響，V_CE 峰值電壓會(huì)升高。因此，較高的環(huán)路電感會(huì)導(dǎo)致較高的關(guān)斷損耗，因?yàn)閾p耗是 V_CE 和 I_C 隨時(shí)間變化的積分。然而，在大電流驅(qū)動(dòng)時(shí)，較高的V_CE峰值電壓可能會(huì)超過V_CE電壓擊穿極限。因此，強(qiáng)烈建議增大關(guān)斷柵極電阻R_G(off)以抑制峰值電壓及振蕩現(xiàn)象。此外，嚴(yán)格遵循反向偏置安全工作區(qū)（RBSOA）是至關(guān)重要的系統(tǒng)設(shè)計(jì)因素，應(yīng)當(dāng)根據(jù)雜散電感和關(guān)斷速度來綜合考慮。

圖 3. IGBT關(guān)斷波形與直流鏈路環(huán)路電感(L_S)的關(guān)系

表 3. 總結(jié)：IGBT關(guān)斷特性對比直流鏈路環(huán)路電感

IGBT開關(guān)特性與帶優(yōu)化柵極電阻R_G的直流鏈路環(huán)路電感(L_G)的關(guān)系

較高的直流鏈路環(huán)路電感，會(huì)因?yàn)閷?dǎo)通期間產(chǎn)生較高的V_CE壓降而導(dǎo)致 E_on降低。從系統(tǒng)層面考慮，當(dāng)直流鏈路電感較低時(shí)，必須增加R_G(on)以達(dá)到相似的電磁干擾水平。

在IGBT的關(guān)斷過程中，直流鏈路環(huán)路電感對V_CE過沖電壓的影響尤為顯著，因?yàn)橥獠縍_G(off)電阻對關(guān)斷階段的di/dt影響并不明顯。較高的V_CE電壓會(huì)導(dǎo)致反向偏置安全工作區(qū)（RBSOA）性能變差，因此需要根據(jù)直流鏈路環(huán)路電感來調(diào)整R_G(off)以優(yōu)化性能。圖4展示了在IGBT導(dǎo)通階段，帶優(yōu)化導(dǎo)通電阻R_G(on)的情況下，在不同直流鏈路環(huán)路電感設(shè)置下的對比波形。由于 V_F 峰值和振蕩在 MHz 范圍內(nèi)，是主要的 EMI 噪聲源之一，因此對 R_G(on)進(jìn)行調(diào)整，使其達(dá)到與初始 23 nH 測試設(shè)置相似的 V_F 電平。因此，帶有優(yōu)化 R_G(on)的直流鏈路環(huán)路電感采用較高設(shè)置，會(huì)導(dǎo)致較高的導(dǎo)通損耗E_on和較慢的 di/dt。

圖 4.IGBT導(dǎo)通波形與帶優(yōu)化電阻R_G(on)的直流鏈路環(huán)路電感的關(guān)系

表 4. 總結(jié)：IGBT導(dǎo)通特性與帶優(yōu)化電阻R_G(on)的直流鏈路環(huán)路電感

圖 5 顯示了IGBT關(guān)斷情況下，帶優(yōu)化關(guān)斷電阻R_G(off)的不同直流鏈路環(huán)路電感的對比波形。為了使V_CE過沖電平與初始的 23nH 設(shè)置類似，在較環(huán)路電感設(shè)置中使用了較高的R_G(off)。結(jié)果顯示，較高直流鏈路環(huán)路電感設(shè)置導(dǎo)致較高的E_off和較慢的 dV/dt。

圖 5. IGBT關(guān)斷波形與帶優(yōu)化電阻R_G(off)的直流鏈路環(huán)路電感的關(guān)系

表 5. 總結(jié)：IGBT關(guān)斷特性與帶優(yōu)化電阻R_G(off)的直流鏈路環(huán)路電感

SiC MOSFET開關(guān)特性與直流鏈路環(huán)路電感(L_S)的關(guān)系

本節(jié)分析不同直流鏈路電感對SiC MOSFET 開關(guān)特性的影響。對NVXR17S90M2SPC模塊進(jìn)行雙脈沖測試條件如下：

● DUT: NVXR17S90M2SPC Low side

● VDC = 400 V

● I_D = 600 A

● V_GS = +18/?5 V

● R_G(on) = 3.9 Q

● R_G(off) = 1.8 Q

● T_vj= 25℃

圖6描述了不同直流鏈路環(huán)路電感在SiC MOSFET導(dǎo)通期間的對比波形，總結(jié)特性描述如表6。較高的環(huán)路電感設(shè)置，引起較高的感應(yīng)電壓V_DS壓降和較慢的開啟速度di/dt。結(jié)果顯示，會(huì)導(dǎo)致較低的導(dǎo)通損耗，因?yàn)閾p耗是V_DS和I_D隨時(shí)間的積分。

就二極管而言，反向恢復(fù)峰值電流之后，較高的環(huán)路電感會(huì)影響二極管峰值電壓。結(jié)果顯示，較高的環(huán)路電感配置會(huì)影響有快速恢復(fù)的更高的反向恢復(fù)損耗。由于迅速恢復(fù)，增加R_G(on)可能需要與EMI兼容。此外，在SiC MOSFET的情況下，EMI兼容性比IGBT更關(guān)鍵，因?yàn)樗哂懈蟮恼袷幏群皖l率，可作為噪聲源工作。

圖 6. SiC MOSFET導(dǎo)通波形與直流鏈路環(huán)路電感的關(guān)系

表 6. SiC MOSFET導(dǎo)通特性與直流鏈路環(huán)路電感的總結(jié)

圖 7描述了不同直流鏈路環(huán)路電感情況下，在SiC MOSFET關(guān)斷期間的對比波形，總結(jié)特性描述于下表7中。較高的環(huán)路電感設(shè)置顯示關(guān)斷期間di/dt 較慢，VDS峰值較高是由于電感產(chǎn)生的電壓。結(jié)果顯示，較高的環(huán)路電感會(huì)導(dǎo)致較高的關(guān)斷損耗，因?yàn)閾p耗為 VDS和ID隨時(shí)間的積分。然而，在大電流驅(qū)動(dòng)情況下，較高的VDS峰值電壓可能會(huì)超過VDS的電壓限制。因此強(qiáng)烈建議增加RG(off)以抑制峰值電壓和振蕩。此外，應(yīng)根據(jù)雜散電感和關(guān)斷速度考慮的重要系統(tǒng)設(shè)計(jì)因素，是遵循反向偏置安全工作區(qū)（RBSOA）和與 EMI 法規(guī)的兼容性。

圖 7.SiC MOSFET關(guān)斷波形與直流鏈路環(huán)路電感的關(guān)系

表 7. 總結(jié)：SiC MOSFET關(guān)斷特性與直流鏈路環(huán)路電感

SiC MOSFET開關(guān)特性與帶優(yōu)化電阻R_G的直流鏈路環(huán)路電感(L_G) 的關(guān)系

較高的直流鏈路環(huán)路電感設(shè)置，在導(dǎo)通時(shí)通過較高的V_DS電壓降具有較低的 E_on。同時(shí)，從系統(tǒng)層面考慮，必須增加R_G(on)以補(bǔ)償V_SD電壓峰值/幅度和電磁干擾水平。此外，更高的VDS過壓會(huì)導(dǎo)致RBSOA性能變差，因此需要根據(jù) 直流鏈路環(huán)路調(diào)整R_G(off)電感設(shè)置。圖8描述了帶優(yōu)化R_G(on)的直流鏈路環(huán)路電感設(shè)置在SiC MOSFET導(dǎo)通期間的對比波形。調(diào)整R_G(on)，直到它具有與初始 23nH 測試設(shè)置相似的 V_SD 電平，因?yàn)閂_SD峰值和振蕩是MHz范圍內(nèi)重要的EMI噪聲源。因此，較高的直流鏈路環(huán)路電感設(shè)置顯示出較高的 E_on 和較慢的 di/dt。

圖 8. SiC MOSFET導(dǎo)通波形與帶優(yōu)化電阻R_G(on)的直流鏈路環(huán)路電感的關(guān)系

表 8. SiC MOSFET導(dǎo)通特性與帶優(yōu)化電阻R_G(on)的直流鏈路環(huán)路電感的總結(jié)

圖 9描述了帶優(yōu)化柵極電阻R_G(off)的不同直流鏈路環(huán)路電感在SiC MOSFET關(guān)斷特性之間的對比波形。保留V_DS過沖電平類似于初始23nH設(shè)置，較高R_G(off)用于較高的環(huán)路電感設(shè)置。結(jié)果顯示，較高的直流鏈路環(huán)路電感設(shè)置顯示出較高的E_off和較慢的dV/dt。

圖 9. SiC MOSFET關(guān)斷波形與帶優(yōu)化柵極電阻R_G(off)的直流鏈路環(huán)路電感的關(guān)系

表 9. SiC 關(guān)斷特性與直流鏈路環(huán)路電感的總結(jié)

文章第二部分內(nèi)容請見： 柵極環(huán)路電感對SiC和IGBT功率模塊開關(guān)特性的影響分析