今天主要是關(guān)于：EMC，PCB設(shè)計(jì)中如何降低EMC?

一、EMC是什么？

在PCB設(shè)計(jì)中，主要的EMC問(wèn)題包括3種：傳導(dǎo)干擾、串?dāng)_干擾、輻射干擾。

1、傳導(dǎo)干擾

傳導(dǎo)干擾通過(guò)引線去耦和共模阻抗去耦影響其他電路，例如：噪聲通過(guò)電源電路進(jìn)入系統(tǒng)，支持電路將受到噪聲的影響。

下圖顯示了通過(guò)共模阻抗進(jìn)行的噪聲去耦。電路1和電路2通過(guò)同一根導(dǎo)線獲得電源電壓的和接地環(huán)路。如果其中一個(gè)電路的電壓突然需要提高，另一個(gè)電路將降低，因?yàn)楣搽娫春蛢蓚€(gè)回路之間的阻抗。

2、串?dāng)_干擾

串?dāng)_干擾是指一根信號(hào)線對(duì)相鄰信號(hào)線的干擾，通常發(fā)生在相鄰的電路和導(dǎo)體上，其特點(diǎn)是電路與導(dǎo)體之間存在互電容和互阻抗。例如：PCB上的帶狀線，信號(hào)電平較低，當(dāng)平行線長(zhǎng)度超過(guò)10cm時(shí)，串?dāng)_就會(huì)出現(xiàn)。

由于電場(chǎng)可以通過(guò)互電容引起串?dāng)_，磁場(chǎng)可以通過(guò)互阻抗引起串?dāng)_，因此首先要確認(rèn)哪個(gè)去耦起到主要作用，是電場(chǎng)（互電容）去耦還是磁場(chǎng)（互阻抗）去耦。功率阻抗和接受器阻抗的乘積可以作為參考，取決于電路和頻率之間的配置。

3、輻射干擾

輻射干擾是指由自由電磁波釋放的輻射引起的干擾。PCB中的輻射干擾是指電纜和內(nèi)部線路之間的共模輻射干擾。當(dāng)電磁波照射在輸電路線上時(shí)，會(huì)出現(xiàn)電場(chǎng)對(duì)線路的解耦問(wèn)題，線路上分布的小電壓源分為CM（共模）和DM（差模）。CM電流是指來(lái)自兩根導(dǎo)聯(lián)的電流幾乎相等的幅度和相同的相位。而DM電流是指來(lái)自兩根導(dǎo)聯(lián)的電流具有相同的輻射和相反的相位。

二、如何減少EMC問(wèn)題的產(chǎn)生？

1、低電感接地系統(tǒng)

在PCB設(shè)計(jì)中最常用的就是低電感接地系統(tǒng)。最大化PCB上的接地面積可以降低系統(tǒng)中的接地電感，這樣可以減少電磁輻射和干擾，可以使用不同的方法將信號(hào)接地。

在PCB設(shè)計(jì)中，最好的方法是將PCB中其中一層接地，這樣可以提供低阻抗，如果不能整層接地，就采用接地網(wǎng)，在這種情況下，接地電感取決于網(wǎng)格之間的空間。

低電感接地系統(tǒng)

下圖為各種地平面應(yīng)用圖，高速電路靠近地放置、低速電路靠近電源層。銅填充區(qū)域始終接地。否則，可能會(huì)充當(dāng)天線并導(dǎo)致EMC問(wèn)題。在電路中需要多個(gè)電源的情況下，將電源層和接地層分開(kāi)可以防止電源彼此產(chǎn)生噪聲。

各種地平面應(yīng)用圖

2、元器件根據(jù)功能進(jìn)行放置

PCB上的組件應(yīng)該根據(jù)功能進(jìn)行分組。例如模擬、數(shù)字、電源、低速電路、高速電路。每個(gè)組件的信號(hào)走線必須保持在定義的區(qū)域內(nèi)。當(dāng)信號(hào)需要從一個(gè)子系統(tǒng)連接到另一個(gè)子系統(tǒng)的時(shí)候，可以使用濾波器。

下圖說(shuō)明了如何使用分段將四個(gè)不同的電路分開(kāi)。地平面使用未金屬化的護(hù)城河/通道有效地隔離了電路。電感和電容對(duì)每個(gè)電路進(jìn)行濾波，電源層之間的耦合減少。

元器件根據(jù)功能進(jìn)行放置

3、PCB層數(shù)排列

PCB 的 EMC 性能還取決于其層的排列。在 2 層 PCB 的情況下，應(yīng)將整個(gè)層用作接地層。如果不可能整層接地，則應(yīng)放置接地網(wǎng)。對(duì)于 4 層 PCB，接地層以下的層應(yīng)作為電源層 。超過(guò) 4 層的 PCB 應(yīng)具有偶數(shù)層，并由交替的接地層和信號(hào)層組成，以避免出現(xiàn) EMC 問(wèn)題。

下圖顯示了圍繞核心（層壓板）構(gòu)建的 FR4 1.6 毫米 4 層 PCB 的疊層。核心是兩面都有銅層的厚介電片。核心的頂部和下方添加了薄的預(yù)浸料，即介電材料片。對(duì)于這種特定情況，中間層 1 和 2 分別代表接地層和電源層。頂層和底層用作信號(hào)平面，每側(cè)可以焊接多個(gè)組件。多層堆疊的配置在 EMC 應(yīng)用中起著至關(guān)重要的作用。

PCB 層堆疊

4、添加去耦電容

當(dāng) IC 工作時(shí)，由于其內(nèi)部結(jié)構(gòu)，它們會(huì)以高頻進(jìn)行切換。這種情況會(huì)在 IC 連接軌道中產(chǎn)生開(kāi)關(guān)噪聲。如果不控制這種噪聲，它將導(dǎo)致發(fā)射，從而導(dǎo)致 EMI 。通過(guò)在 IC 附近放置一個(gè)去耦電容，可以減少 PCB 上開(kāi)關(guān)噪聲的傳播并將噪聲引導(dǎo)至地面。

去耦電容布局

5、避免串?dāng)_

串?dāng)_用于識(shí)別由 PCB 上的一條軌道到附近另一條軌道的電磁噪聲引起的干擾。PCB 中的串?dāng)_通常發(fā)生在同一層中并排的軌道或相鄰層中的一個(gè)軌道上。這種情況表現(xiàn)為噪聲，如果振幅過(guò)大可能會(huì)導(dǎo)致故障 。

關(guān)于串?dāng)_的更多內(nèi)容，歡迎閱讀以下文章，更為詳細(xì)：

串?dāng)_是什么意思？串?dāng)_的原因及解決辦法？一文給你總結(jié)，減少串?dāng)_

串?dāng)_示例

6、不要90°走線

與過(guò)孔類似，不應(yīng)實(shí)施直角 90° 軌道轉(zhuǎn)彎，因?yàn)樗鼤?huì)增加寄生電容，導(dǎo)致特性阻抗發(fā)生變化，從而導(dǎo)致反射。如圖 所示，所有正交走線都應(yīng)采用 45° 彎曲，以限制耦合到附近走線的噪聲。

45°走線

45° 角跡線，其中 W 是跡線寬度

信號(hào)走線的寬度從源到負(fù)載應(yīng)該是恒定的。改變跡線的寬度會(huì)產(chǎn)生阻抗變化（電阻、電感和電容），因此在高速信號(hào)和線路阻抗不平衡的情況下會(huì)引起反射。此外，應(yīng)盡量減少電源和接地平面中的分離孔徑（即寬過(guò)孔或長(zhǎng)孔），因?yàn)樗鼈儠?huì)在平面內(nèi)產(chǎn)生不均勻區(qū)域。這會(huì)導(dǎo)致屏蔽效能降低和總阻抗增加 。

存根走線

短截線會(huì)產(chǎn)生反射，并有可能將波長(zhǎng)可分天線添加到電路中。盡管短截線長(zhǎng)度可能是系統(tǒng)中任何已知信號(hào)的非四分之一波長(zhǎng)整數(shù)，但入射的輻射 EM 波可能會(huì)在短截線上產(chǎn)生共振。因此，在布線時(shí)應(yīng)避免帶有承載高頻或敏感信號(hào)的走線的存根 。

7、走線分離

走線分離可最大限度地減少相同或不同 PCB 層上相鄰/平行跡線之間的串?dāng)_和電磁耦合。一般規(guī)則規(guī)定走線之間的間隔（在中心到中心之間測(cè)量）應(yīng)大于或等于 3 x 走線寬度。間隔越大，串?dāng)_和耦合越低。

走線分離

通常在同一層走線的所有走線都是微帶線。那是放置在地平面頂部的平面?zhèn)鬏斁€。它們可以傳輸從直流到高頻的信號(hào)。對(duì)于在 PCB 的同一層上需要更多并行跡線且間距最小的特定情況，可以使用共面波導(dǎo) (CPW)。例如，與微帶線相比，接地的 CPW 通過(guò)將接地平面放置在電介質(zhì)材料的底部和同一平面上來(lái)增加電路周圍的接地量，確保接地平面在信號(hào)傳輸線的兩側(cè)連續(xù)延伸。它可以最大限度地減少 PCB 不同層上信號(hào)走線之間的串?dāng)_。

8、過(guò)孔遠(yuǎn)離關(guān)鍵信號(hào)走線

過(guò)孔在多層 PCB 中用于信號(hào)路由。如果設(shè)計(jì)不當(dāng)，一些過(guò)孔會(huì)引入寄生電容和電感效應(yīng)。應(yīng)避免此類過(guò)孔并將其放置在離關(guān)鍵走線盡可能遠(yuǎn)的地方。由于過(guò)孔中的寄生電容和電感，過(guò)孔和跡線之間存在阻抗不匹配，從而產(chǎn)生反射。當(dāng)無(wú)法避免過(guò)孔時(shí)，應(yīng)確保接地過(guò)孔靠近信號(hào)過(guò)孔放置。這種布置減少了特性阻抗值的變化，從而減少了反射。

9、走線附近放置一個(gè)參考平面

更重要的是在走線附近放置一個(gè)參考平面以防止輻射 EMI。這適用于全數(shù)字系統(tǒng)和混合信號(hào)系統(tǒng)，兩者都應(yīng)使用參考平面層，并且不應(yīng)在參考導(dǎo)體不連續(xù)或完全沒(méi)有參考導(dǎo)體的區(qū)域上布線。

走線附近放置一個(gè)參考平面

PCB 疊層中的阻抗計(jì)算器可以計(jì)算出接地間隙。然而，高速信號(hào)應(yīng)該在統(tǒng)一的平面上布線，以確保有清晰的返回路徑。

對(duì)于阻抗控制系統(tǒng)，提供隔離的正確方法是除了在 PCB 疊層中放置參考層之外，還使用共面布置的接地灌注。通常，該過(guò)程是通過(guò)比較沒(méi)有接地的跡線與同一疊層和層中的共面跡線的阻抗來(lái)查看附近的導(dǎo)體如何改變跡線的阻抗。如果接地點(diǎn)太近，分布寄生電容會(huì)與線路的分布自電容并聯(lián)，因此阻抗會(huì)降低。

10、模擬信號(hào)遠(yuǎn)離高速信號(hào)或者開(kāi)關(guān)信號(hào)

承載模擬信號(hào)的軌道應(yīng)遠(yuǎn)離高速或開(kāi)關(guān)信號(hào)，并應(yīng)始終受到接地信號(hào)的保護(hù)。低通濾波器可用于避免模擬軌