芯耀輝：差異化IP助力國產(chǎn)廠商解決路徑依賴

作為國產(chǎn)IC設(shè)計(jì)產(chǎn)業(yè)鏈中不可或缺的一環(huán)，國產(chǎn)IP授權(quán)廠商的不斷涌現(xiàn)能夠非常有效地提升國產(chǎn)IC設(shè)計(jì)產(chǎn)業(yè)的整體技術(shù)實(shí)力和行業(yè)競(jìng)爭(zhēng)力。在ICCAD 2024上，5家領(lǐng)先的國產(chǎn)IP授權(quán)企業(yè)先后亮相，芯原微電子創(chuàng)始人、董事長兼總裁戴偉民，芯來科技創(chuàng)始人胡振波，銳成芯微CEO沈莉，奎芯科技聯(lián)合創(chuàng)始人唐睿以及芯耀輝副總裁何瑞靈分別帶來關(guān)于國產(chǎn)IP授權(quán)業(yè)務(wù)發(fā)展的介紹，為眾多國內(nèi)IC設(shè)計(jì)企業(yè)提供了開發(fā)高性能IC設(shè)計(jì)的技術(shù)底座。

作為一家成立不到五年的IP領(lǐng)軍企業(yè)，芯耀輝專注于先進(jìn)半導(dǎo)體IP研發(fā)和服務(wù)，憑借強(qiáng)大的自主研發(fā)能力，成功研發(fā)了基于國產(chǎn)全系列先進(jìn)接口IP的解決方案，涵蓋研發(fā)、授權(quán)、定制、服務(wù)及全設(shè)計(jì)流程，公司提供的全棧式完整IP解決方案，覆蓋了最前沿的協(xié)議標(biāo)準(zhǔn)，是國家級(jí)專精特新“小巨人”企業(yè)。芯耀輝副總裁何瑞靈介紹，公司的全套IP產(chǎn)品廣泛應(yīng)用于數(shù)據(jù)中心、智能汽車、高性能計(jì)算、5G、物聯(lián)網(wǎng)、人工智能、消費(fèi)電子等領(lǐng)域，是國內(nèi)少數(shù)能提供符合車規(guī)工藝的接口IP以及高性能計(jì)算行業(yè)領(lǐng)先的企業(yè)級(jí)和消費(fèi)級(jí)高速接口IP的廠商。在全面性方面，芯耀輝不僅提供高性能、低功耗、強(qiáng)兼容的高速接口IP，還配套提供基礎(chǔ)IP和控制器IP，幫助SoC客戶從內(nèi)到外提升性能。

在國產(chǎn)先進(jìn)工藝或者主流先進(jìn)工藝，芯耀輝擁有了全套接口IP、基礎(chǔ) IP，以及控制器IP的全套解決方案，涵蓋了PCIe、SerDes、DDR、HBM、D2D、USB、MIPI、HDMI、SATA、SD/eMMC、Foundation IPs以及Interface IP Controllers等，覆蓋當(dāng)前最前沿的協(xié)議標(biāo)準(zhǔn)，更重要的是芯耀輝的這些接口IP都經(jīng)過了量產(chǎn)和驗(yàn)證的考驗(yàn)。談到最近IP開發(fā)的側(cè)重點(diǎn)，何瑞靈表示公司的研發(fā)側(cè)重于HBM3和AI芯片內(nèi)的高速接口方面，不僅包括既有產(chǎn)品的演化還有新產(chǎn)品的定制開發(fā)。芯耀輝的IP產(chǎn)品具有高性能和低功耗的特點(diǎn)。例如，其DDR5/4 PHY IP在相關(guān)工藝上超越了全行業(yè)最高速率，同時(shí)具備優(yōu)異的性能、功耗和面積（PPA）指標(biāo)。這種高性能與低功耗的平衡使得芯耀輝的IP產(chǎn)品在高性能計(jì)算、數(shù)據(jù)中心、智能汽車等領(lǐng)域具有顯著優(yōu)勢(shì)。

隨著國內(nèi)IC設(shè)計(jì)企業(yè)在先進(jìn)工藝制程方面受到限制，如何助力國內(nèi)芯片設(shè)計(jì)企業(yè)在制程沒有優(yōu)勢(shì)的基礎(chǔ)上提升芯片性能，或者摒棄技術(shù)路徑依賴，已成為國內(nèi)EDA和IP企業(yè)面臨的全新挑戰(zhàn)，尤其對(duì)于芯耀輝這樣的為高性能芯片提供高速IP的企業(yè)。何瑞靈表示芯耀輝這兩年致力于IP創(chuàng)新研發(fā)，正在逐步適配、適應(yīng)并嘗試去解決這類問題。芯耀輝認(rèn)為選擇Chiplet架構(gòu)以及用UCIe、先進(jìn)封裝是解決這些問題的一種途徑。何瑞靈以在較差工藝上實(shí)現(xiàn)更快DDR5速率作為案例，如果可以把DDR5的速率從4800提升到6400，可以在低一級(jí)的工藝上實(shí)現(xiàn)可以接受的PPA（功耗、性能和面積），這是彌補(bǔ)工藝差的一種新思路。這兩年國產(chǎn)客戶一個(gè)需求就是希望IP協(xié)議能幫他們的產(chǎn)品解決在工藝和封裝方面無法取得的PPA優(yōu)勢(shì)。

在Chiplet接口IP設(shè)計(jì)方面，芯耀輝設(shè)計(jì)的接口IP不僅符合UCIe和CCITA等國際標(biāo)準(zhǔn)，還針對(duì)特定應(yīng)用場(chǎng)景進(jìn)行了優(yōu)化。例如，對(duì)于算力堆疊應(yīng)用場(chǎng)景，芯耀輝采用了并行接口IP，以滿足低延遲和低誤碼率的要求；對(duì)于異構(gòu)集成應(yīng)用場(chǎng)景，則采用了串行接口IP，以滿足標(biāo)準(zhǔn)化、兼容性、可移植性和生態(tài)系統(tǒng)等要求。

芯耀輝提供的D2D解決方案涵蓋了D2D接口IP設(shè)計(jì)、D2D封裝設(shè)計(jì)和D2D測(cè)試，在D2D接口IP設(shè)計(jì)方面，針對(duì)并行接口和串行接口分別采用了不同的設(shè)計(jì)策略。對(duì)于并行接口，采用單端并口傳輸，使用2.5D封裝形式，以滿足低延遲、高能效、低誤碼率的要求。對(duì)于串行接口，采用差分串口傳輸，使用2D substrate封裝形式，以滿足高帶寬、較長距傳輸、較低封裝成本的要求。芯耀輝在D2D封裝設(shè)計(jì)方面，提供了多種封裝類型選擇，包括傳統(tǒng)的2D有機(jī)基板、先進(jìn)2.5D封裝（RDL Fanout和Silicon Interposer）及3D封裝（Hybrid Bonding）。具體選用哪種封裝類型，需綜合考慮IO數(shù)量、IO密度、數(shù)據(jù)率、成本、復(fù)雜度和接口類型等因素。

在先進(jìn)封裝方面，作為UCIe聯(lián)盟國內(nèi)的第一批成員，何瑞靈介紹芯耀輝目前提供的UCIe有兩種形態(tài)，一種是基于先進(jìn)封裝的2.5D和3D封裝的，另一種是基于傳統(tǒng)基板的。芯耀輝還針對(duì)先進(jìn)封裝的復(fù)雜性，特別是2.5D以及3D封裝，為客戶提供封裝評(píng)估、設(shè)計(jì)以及供應(yīng)鏈相關(guān)的全套封裝解決方案。這些技術(shù)服務(wù)能夠更好地幫助國內(nèi)芯片設(shè)計(jì)企業(yè)快速實(shí)現(xiàn)芯片設(shè)計(jì)和各類IP集成，大幅降低高性能芯片設(shè)計(jì)門檻并縮減客戶設(shè)計(jì)時(shí)間。