新聞中心

EEPW首頁 > 元件/連接器 > 設(shè)計(jì)應(yīng)用 > 去耦電容,是“耦”了什么?非要“去”了?

去耦電容,是“耦”了什么?非要“去”了?

作者: 時(shí)間:2025-01-07 來源:硬十 收藏

” 中的 “耦” 原指耦合,在電路里,耦合表示兩個(gè)或多個(gè)電路部分之間存在相互影響、相互干擾的電氣連接關(guān)系。名字里的 “”,意在減少電路不同部分之間不必要的耦合干擾,具體原理如下:

本文引用地址:http://m.butianyuan.cn/article/202501/466071.htm
  • 切斷高頻干擾傳導(dǎo)路徑:在電子電路系統(tǒng)中,不同的電路模塊、器件各自工作,由于共用電源線路,一個(gè)模塊產(chǎn)生的高頻噪聲很容易順著電源線 “串門”,干擾到其他正常工作的模塊,這就是一種耦合現(xiàn)象。去耦利用自身特性,為高頻信號(hào)提供一條低阻抗的旁路通道,讓高頻噪聲優(yōu)先通過流入地,而非沿著電源線亂竄,切斷了高頻干擾在電路各部分之間的傳導(dǎo)路徑。

  • 減弱數(shù)字電路與供電電源間的耦合:數(shù)字電路在運(yùn)行時(shí),瞬間電流需求變化劇烈,電源與電路之間因?yàn)殡娏鱾鬏斁彤a(chǎn)生了緊密的耦合。一旦電源受干擾波動(dòng),電路工作狀態(tài)也受影響;反過來,電路產(chǎn)生的電流沖擊也干擾電源穩(wěn)定性。去耦電容并聯(lián)在電源和地之間,靠近需要穩(wěn)定供電的芯片等器件,當(dāng)電路電流需求突變時(shí),電容及時(shí)補(bǔ)充或吸納電能,緩沖電流沖擊,弱化電源與電路之間因?yàn)殡娏鱾鬏斣斐傻膹?qiáng)耦合,讓電路和電源相對(duì)獨(dú)立穩(wěn)定工作。

一般硬件工程師都知道,去耦電容是為了使得電源線上的電壓更平滑,為電路中的各個(gè)元件提供更 “干凈” 的供電環(huán)境,防止因電源噪聲引發(fā)電路誤動(dòng)作。但是很多人,只知道把電源搞干凈,但是是把哪部分的噪聲搞干凈都沒搞清楚。

“負(fù)載瞬態(tài)電流”,這個(gè)問題不是由電源輸出端的電源模塊或者電源芯片所產(chǎn)生,而是由用電負(fù)載自身的負(fù)載變化所產(chǎn)生,這個(gè)負(fù)載變化又是由于大量數(shù)字信號(hào)在“跳變”所產(chǎn)生。電子電路工作時(shí),各器件會(huì)在不同時(shí)刻從電源汲取電流,這種電流的快速變化會(huì)在電源線上產(chǎn)生高頻的電壓波動(dòng),也就是噪聲。去耦電容具有儲(chǔ)能特性,當(dāng)器件瞬間需要大電流時(shí),它能快速釋放儲(chǔ)存的電能來補(bǔ)充,避免電源電壓瞬間被拉低;而在器件汲取電流較小時(shí),電容又會(huì)充電儲(chǔ)存多余電能。

當(dāng)控制信號(hào)是一個(gè)低電平的時(shí)候,上面PMOS打開,此時(shí)輸出是高電平。打開的瞬間,VCC通過LVCCR,對(duì)芯片B的輸入管腳進(jìn)行充電。當(dāng)控制信號(hào)是一個(gè)高電平的時(shí)候,下面的NMOS打開,此時(shí)輸出的是低電平。打開的瞬間,芯片B的輸入管腳儲(chǔ)存的電量經(jīng)過NMOS進(jìn)行放電。在CMOS反相器輸出狀態(tài)發(fā)生變化的時(shí)候,流過的電流正是變化的電流。于是,在走線、過孔、平面層和封裝(鍵合引線、引腳)等這些具有電感的連接部件上,便會(huì)感應(yīng)出電壓。例如標(biāo)準(zhǔn)的GND地電位應(yīng)該是0V,但是芯片與地之間的鏈接部件存在電感,就會(huì)感應(yīng)出電壓VGND,那么芯片上的“地”電位就被抬高了,高于0V。

當(dāng)CMOS輸出信號(hào)同時(shí)從低電平到高電平切換時(shí),VCC上會(huì)觀測(cè)到一個(gè)負(fù)電壓的噪聲,同時(shí)也會(huì)影響到GND,并有可能引起一個(gè)振蕩。當(dāng)輸出信號(hào)從高電平到低電平切換時(shí), GND上會(huì)觀測(cè)到一個(gè)正電壓的噪聲,同時(shí)也會(huì)影響到VCC,并有可能引起一個(gè)振蕩。

我們的最終設(shè)計(jì)目標(biāo)是,不論負(fù)載瞬態(tài)電流如何變化,都要保持負(fù)載兩端電壓變化范圍很小,這個(gè)要求等效于電源系統(tǒng)的阻抗Z要足夠低。我們是通過去耦電容來達(dá)到這一要求的,因此從等效的角度出發(fā),可以說去耦電容降低了電源系統(tǒng)的阻抗。另一方面,從電路原理的角度來說,可得到同樣結(jié)論。電容對(duì)于交流信號(hào)呈現(xiàn)低阻抗特性,因此加入電容,實(shí)際上也確實(shí)降低了電源系統(tǒng)的交流阻抗。



從阻抗的角度理解電容退耦,可以給我們?cè)O(shè)計(jì)電源分配系統(tǒng)帶來極大的方便。實(shí)際上,電源分配系統(tǒng)設(shè)計(jì)的最根本的原則就是使阻抗最小。最有效的設(shè)計(jì)方法就是在這個(gè)原則指導(dǎo)下產(chǎn)生的。



所以,電源系統(tǒng)的去耦設(shè)計(jì)的一個(gè)原則,就是在感興趣的頻率范圍內(nèi),使整個(gè)電源分配系統(tǒng)的阻抗最低。其方法是用去耦電容,那么用多大的電容能滿足要求?如何確定這個(gè)值?選擇哪些電容值?放多少電容?如何安放在電路板上?電容放置距離有什么要求?




評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉