采用緊湊式SIP的QFN封裝

　　圖 8 “采用緊湊式 SIP 的 QFN 封裝”封裝設(shè)計與市場中現(xiàn)有的 SIP 封裝的細小差異

　　采用緊湊式 SIP 的 QFN 封裝：

　　+ 突破靈活性和封裝/產(chǎn)品可擴展性的限制 à 可使用更大、更厚的無源元件尺寸，利于擴展產(chǎn)品和改善性能。

　　+ 產(chǎn)品性能和應(yīng)用 à 無源元件能夠盡可能地靠近有源芯片進行安裝，從而獲得最佳的產(chǎn)品性能。例如，DrMOS 要求元件盡可能地靠近 HS 芯片的漏極和 LS 芯片的源極。

　　+ 上市時間 à 可快速制造出產(chǎn)品擴展或使用更厚元件的樣品

　　+ 可靠性 à 未采用復(fù)合物成型封裝，避免無源元件與引腳框之間形成封裝氣孔類似于印刷電路板上的無源元件

　　圖 9 采用緊湊式 SIP 的 QFN 封裝

　　市場中現(xiàn)有的 SIP：

　　- 封裝/產(chǎn)品的靈活性和可擴展性差 à 受限于封裝厚度，無法使用較大、較厚的無源元件，不適于產(chǎn)品擴展。

　　- 導(dǎo)電路徑較長，電阻較大。信號傳輸質(zhì)量/效率必然因此受到影響。

　　- 由于需要構(gòu)建新封裝平臺和引進成型模具，上市時間較長。

　　- 可靠性 à 由于無源元件與引腳框表面間的間隙會導(dǎo)致形成封裝氣孔，在壓力測試過程中可能存在“爆米花”效應(yīng)風(fēng)險。

　　對于高發(fā)熱量芯片應(yīng)用，可在有源芯片的背面涂覆額外的高性能導(dǎo)熱膏，從而增強熱性能（圖 10）。

　　圖 10 對于高發(fā)熱量芯片應(yīng)用，可在有源芯片的背面涂覆額外的高性能導(dǎo)熱膏，從而增強熱性能

　　工藝流程：

　　“采用緊湊式 SIP 的 QFN 封裝”可簡化裝配工藝。下圖展示裝配工藝流程的諸多概念之一（圖 11）。