雙柵極SET與MOSFET的混合特性

雙柵極SET 與MOSFET 的混合特性

　　由SET 的周期振蕩特性和MOSFET 的閾值電壓特性可構(gòu)成雙柵極SET/MOSFET 通用方波電路[8]，它是構(gòu)成邏輯門(mén)電路的基本單元，如圖2 所示。

　　圖中雙柵SET/MOSFET 的通用方波電路由SET、MOSFET 和恒流源構(gòu)成。SET 的漏極電壓由Vgg 控制，Vgg-Vth 要足夠低以確保SET 漏源電壓近似恒定工作在庫(kù)侖振蕩條件下，Vcon控制漏電流周期振蕩的相位。接入恒流源Io 后，當(dāng)IdsIo時(shí)，輸出電壓為低電平。同時(shí)，這里的恒流源Io 可利用耗盡型NMOSFET 設(shè)置加以實(shí)現(xiàn)。

　　數(shù)字電路中，最基本的單元在于邏輯門(mén)設(shè)計(jì)。在上述電路基礎(chǔ)上，由雙柵SET/MOSFET基本電路單元可構(gòu)造出所需的邏輯‘與或非’、‘異或’等基本門(mén)電路結(jié)構(gòu)[9]，如圖(3)所示。當(dāng)a=0，b=1 時(shí)，SET并聯(lián)門(mén)實(shí)現(xiàn)邏輯函數(shù)Z =X?Y功能;當(dāng)a=1，b=0 時(shí)，SET并聯(lián)門(mén)實(shí)現(xiàn)邏輯函數(shù)Z =X?Y功能。當(dāng)a=0，SET求和門(mén)實(shí)現(xiàn)邏輯函數(shù)Z =X⊕Y功能;當(dāng)a=1，SET求和門(mén)實(shí)現(xiàn)邏輯函數(shù)Z =X⊕Y功能。

　　圖3 SET/MOSFET 構(gòu)成的邏輯門(mén)電路及相應(yīng)符號(hào)