MOSFET柵漏電流噪聲分析

CMOS器件的等比例縮小發(fā)展趨勢，導(dǎo)致了柵等效氧化層厚度、柵長度和柵面積都急劇減小。柵氧化層越薄，柵漏電流越大，工藝偏差也越大。柵漏電流噪聲一方面影響器件性能，另一方面可用于柵介質(zhì)質(zhì)量表征，因此由柵介質(zhì)擊穿和隧穿引起的柵電流漲落為人們廣泛關(guān)注。為了更好地描述和解釋柵電流漲落對MOS器件性能的影響，迫切需要建立柵漏電流噪聲精確模型。MOS器件噪聲的研究，始于60年代，至今已有大量研究報(bào)道文獻(xiàn)。而柵漏電流大的MOS器件噪聲特性的研究仍是現(xiàn)今研究中活躍的課題。尤其當(dāng)MOS-FET縮減至直接隧穿尺度(3 nm)時(shí)，柵漏電流噪聲模型顯得尤為重要，并可為MOSFET可靠性表征和器件設(shè)計(jì)提供依據(jù)。文中基于MOSFET柵氧擊穿效應(yīng)和隧穿效應(yīng)，總結(jié)了柵漏電流噪聲特性，歸納了4種柵漏電流噪聲模型，并對各種模型的特性和局限性進(jìn)行了分析。

　　1 柵漏電流噪聲模型

　　(1)超薄柵氧隧穿漏電流低頻噪聲模型。

　　模型基于泊松方程與薛定諤方程自洽數(shù)值求解，采用一維近似描述了器件的靜態(tài)特性，模型考慮了柵材料多晶硅耗盡效應(yīng)和量子力學(xué)效應(yīng)。在描述超薄氧化層的柵漏時(shí)，同時(shí)考慮了勢壘透射和界面反射，電子透射系數(shù)表達(dá)式為

　　其中，χb為勢壘高度，ψ(y)為位置y處的電勢，E為隧穿電子能級。

　　總柵隧穿電流為

　　其中，Ninv(ψ)為反型層電荷，C(ψ)為取決于界面反射的修正系數(shù)，fi(ψ)為頻率因子。

　　氧化層內(nèi)部的缺陷對柵漏電流漲落的貢獻(xiàn)，已在格林表達(dá)式中考慮和體現(xiàn)。這種近似允許擯棄等效平帶電壓漲落的假設(shè)，由此得到的柵電流漲落譜密度為

　　其中，