CPLD與TMS320VC55x的McBSP接口設計
加入技術交流群
關鍵詞：McBSP，CPLD，VHDL，DSP
在許多數(shù)字信號處理應用系統(tǒng)中，DSP擔任的工作是快速而復雜的核心運算，但是，在運算的同時DSP對數(shù)據(jù)輸入輸出的控制是有限的，DSP與CPLD（復雜可編程邏輯器件）或FPGA（現(xiàn)場可編程陣列）相結合的設計則可以有效地彌補這種不足。筆者設計的基于DSP實時視頻編解碼系統(tǒng)，采用TI（德州儀器）公司的最新高性能低功耗TMS320VC55x系列DSP芯片TMS320VC5509做視頻雙向編解碼運算，但如果DSP還承擔視頻輸入輸出的工作，那么視頻編解碼運算的實時性將得不到保證，因此，這里采用Altera公司的CPLD芯片EP1K50作為視頻輸入輸出的緩沖和控制，DSP與CPLD之間的通信采用McBSP串口（多通道緩沖串口）DMA方式。
1 McBSP的硬件接口及時序分析
TMS320VC5509是TI公司生產(chǎn)的第三代高性能低功耗DSP芯片，有三個McBSP串口，McBSP串口是在標準同步串口基礎上的功能擴展，提供了強大的同步串口通信機制，速度可達100Mbit／s，具有以下特征：
·全雙工通信；
·雙緩存的發(fā)送寄存器和三緩存的接收寄存器，允許連續(xù)的數(shù)據(jù)流傳輸；
·為數(shù)據(jù)發(fā)送和接收提供獨立的幀同步脈沖和時鐘信號；
·能夠發(fā)送中斷給CPU，發(fā)送事件信號給DMA控制器；
·發(fā)送和接收各有128個通道，可以允許或阻斷某個通道的傳輸；
·數(shù)據(jù)長度可以為8、12、16、20、24、32；
·提供了A－律和μ－律壓縮擴展；
·內(nèi)部時鐘和幀同步信號的可編程性；
·與T1／E1、SPI、AC97、I2S等直接接口。
2 CPLD的內(nèi)部結構設計
數(shù)據(jù)輸入通道是由視頻采樣芯片SAA7114H、CPLD和C5509的McBSP串口組成，視頻采樣數(shù)據(jù)從SAA7114H出來之后，在CPLD的內(nèi)部輸入FIFO（先入先出隊列）中緩沖一下，由于McBSP是串行的，所以在CPLD內(nèi)部要進行并串轉換，串行輸出，同時還要產(chǎn)生同步時鐘給McBSP串口。
數(shù)據(jù)輸出通道是由McBSP串口、CPLD和LCD（液晶）控制器組成，解碼后的視頻數(shù)據(jù)經(jīng)過McBSP串行進入CPLD，在其內(nèi)部串并轉換之后，送入內(nèi)部的輸出FIFO暫時緩存一下，然后進入外部的LCD控制器 模擬電路文章專題:模擬電路基礎
評論