新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 如何收斂高速ADC時序

如何收斂高速ADC時序

作者: 時間:2012-02-19 來源:網(wǎng)絡(luò) 收藏

更高速的 ADC 在轉(zhuǎn)換器輸出和接收機(jī)輸入之間有嚴(yán)格的要求;知道如何利用產(chǎn)品說明書數(shù)字來保證無錯誤數(shù)字傳輸。

最近幾年,高速、高精度的模數(shù)轉(zhuǎn)換器 (ADC) 變得疾速。在 2006 年,一款業(yè)界一流的 12-位轉(zhuǎn)換器才達(dá)到 250 兆采樣/秒 (MSPS)。而今天,這一速度已經(jīng)翻了一番,達(dá)到了 500 MSPS。14-位和 16-位精度的類似發(fā)展趨勢也日益明顯。這表明,在比特精度不變的條件下,ADC 速度正以幾乎每年翻一番的速度發(fā)展。采樣速率增長的結(jié)果是,收斂數(shù)字來確保您終端系統(tǒng)的數(shù)據(jù)完整性正變得越來越重要。

要收斂,需在 ADC 和數(shù)字接收機(jī)產(chǎn)品說明書中找到建立時間 (tsu) 和保持時間 (th)。建立時間是接收機(jī)時鐘沿之前數(shù)據(jù)必須有效的時間,而保持時間是時鐘沿之后 ADC 數(shù)據(jù)必須有效的時間量(請參見參考文獻(xiàn)1)。ADC 的建立時間和保持時間加在一起便決定了時間數(shù)據(jù)是否有效。這樣,長建立時間和保持時間是 ADC 的一種理想狀態(tài)。

同樣,對于數(shù)字接收機(jī)來說,通過增加建立時間和保持時間,您可以獲得規(guī)定的數(shù)據(jù)有效時間。這種情況下,數(shù)值越小越好。要收斂時序,ADC數(shù)據(jù)有效時間應(yīng)該始終大于接收機(jī)的輸入要求數(shù)據(jù)有效時間。

通常情況下,ADC 產(chǎn)品說明書有兩套時序數(shù):一套用于輸入時鐘;另一套用于輸出時鐘。要知道您的應(yīng)用使用哪一套,需考慮有多少 ADC 數(shù)字總線連接到您的數(shù)字接收機(jī)。不管您是什么樣的應(yīng)用,收斂時序時請始終使用最小值欄中的值,因?yàn)樗鼈兇順O端情況。

在一個 ADC 輸出總線和一個數(shù)字接收機(jī)的最簡單情況下,數(shù)字接收機(jī)的默認(rèn)時鐘連接會使用 ADC 時鐘輸出,有時稱作數(shù)據(jù)準(zhǔn)備 (dataready) (DRY)。利用這種設(shè)計方法,您可以最大化 ADC 的建立和保持時間。使用參考輸出時鐘的產(chǎn)品說明書數(shù)值。

為什么?簡而言之,我們必須了解 ADC 內(nèi)部的輸出緩沖。ADC 輸出緩沖的時序隨半導(dǎo)體工藝、緩沖電壓電平和溫度的差異而不同。使用 ADC 的時鐘輸出時,工藝、電壓和溫度的差異等同地作用于 ADC 數(shù)字和時鐘輸出。這就避免了時鐘和數(shù)字輸出之間延遲的增加,從而最大化 ADC 建立時間和保持時間。

當(dāng)一個系統(tǒng)中出現(xiàn)多個 ADC 時,需考慮兩種截然不同的情況。第一種情況中,需考慮的狀態(tài)是:這些 ADC 均安裝在同一顆 IC 上,并且每條全數(shù)字輸出總線僅提供一個時鐘輸出。(例如,在 ADS62P45 設(shè)計里,TI 將兩個 ADC 集成到一顆 IC 中。)由于所有 ADC 通道都在同一顆 IC 上,因此工藝 、電壓和溫度處處都相同。這樣,對于最大 ADC 建立時間和保持時間來說,設(shè)計人員應(yīng)該在多個 ADC 數(shù)字總線中使用 ADC 的時鐘輸出來鎖閉;假設(shè)能夠以這種方式來配置接收機(jī)。這種情況與前面介紹的情況類似,您可以使用被稱為 ADC 產(chǎn)品說明書輸出時鐘的建立時間和保持時間。

另一種情況中,您有多個連接單時鐘接收機(jī)的 ADC IC,則您必須使用參考時鐘輸入的 ADC 時序數(shù)。即使您仍然在多個 ADC IC 輸出中使用 ADC 時鐘輸出來鎖閉,您也需要使用參考 ADC 時鐘輸入的時序數(shù)來收斂時序。至少,不同 IC 之間的半導(dǎo)體工藝會不同,從而帶來更大的延遲,并最小化 ADC 建立時間和保持時間。但是,如果您可以使用器件最小值收斂時序的話,那么您就可以保證接口比特誤差不會因時序而出現(xiàn)。



關(guān)鍵詞: 高速ADC 時序

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉