分立比較器/DAC組合解決數(shù)據(jù)采集問(wèn)題

以下討論驗(yàn)證了一個(gè)被現(xiàn)存A/D轉(zhuǎn)換器應(yīng)用所忽略的選擇：有些條件下采用分立的比較器和D/A轉(zhuǎn)換器更容易實(shí)現(xiàn)A/D轉(zhuǎn)換。這種替代方案通常采用不同的測(cè)試方法，但是具有低成本、高速度、更大靈活性以及更低功耗等優(yōu)點(diǎn)。

　　瞬態(tài)電壓分析

　　捕獲快速幅度變化事件(瞬態(tài))的“強(qiáng)力”技術(shù)就是采用處理器支持的高速ADC和RAM對(duì)其進(jìn)行簡(jiǎn)單量化(圖1)。單觸發(fā)事件可能必須采用這種方法，因?yàn)樾枰@取瞬態(tài)細(xì)節(jié)。然而，如果瞬態(tài)是重復(fù)性的，則可采用DAC/比較器的方法測(cè)量它們的峰值幅度及其它特性(圖2)。

　　比較器的一個(gè)輸入引腳由DAC設(shè)置判定電平，瞬態(tài)信號(hào)施加到另一個(gè)輸入。通過(guò)調(diào)整DAC輸出可確定峰值瞬態(tài)幅度。超越門限時(shí)，采用數(shù)字鎖存捕獲比較器的輸出響應(yīng)。僅需要比較器輸入支持瞬態(tài)帶寬，任意長(zhǎng)的DAC輸出建立時(shí)間并不會(huì)影響測(cè)量精度。這樣，在模擬域可用低成本DAC和比較器代替昂貴的ADC。

　　圖1 采用“強(qiáng)力” 法進(jìn)行瞬態(tài)分析，ADC電路耗電大且價(jià)格昂貴

　　圖2 如果圖1應(yīng)用可接受對(duì)幅度進(jìn)行重復(fù)測(cè)量，用DAC/比較器組合替代ADC可省電并降低成本。

　　需注意的是，在監(jiān)視模擬電壓時(shí)必須考慮容限。許多自診斷設(shè)備監(jiān)視系統(tǒng)電壓、溫度以及其它模擬量，容限值在軟件中設(shè)置。然而，如果這種比較由比較器實(shí)現(xiàn)，設(shè)置值由DAC提供，這樣可減輕處理器負(fù)荷，因?yàn)橹恍枰x取一位來(lái)表示超限狀態(tài)。

　　這種技術(shù)(模擬域比較)與ADC技術(shù)(數(shù)字域比較)具有相同精度，對(duì)于一個(gè)設(shè)置點(diǎn)時(shí)，可通過(guò)簡(jiǎn)單比較實(shí)現(xiàn)，為什么還要對(duì)整個(gè)值進(jìn)行量化?必須提及的一種情況是：如果與幾個(gè)設(shè)置點(diǎn)進(jìn)行比較時(shí)，例如報(bào)警上限/下限和關(guān)斷的下限/上限電平，可選擇ADC，否則需要4路DAC和4個(gè)比較器。

由DAC構(gòu)建簡(jiǎn)單的ADC

　　便攜式儀器受成本和尺寸限制，有些情況下可以利用DAC實(shí)現(xiàn)A/D轉(zhuǎn)換功能。例如，蜂窩電話和醫(yī)療電子通常采用DAC調(diào)整LCD對(duì)比度電壓(圖3)。有時(shí)可通過(guò)簡(jiǎn)單添加一個(gè)比較器和開(kāi)關(guān)，監(jiān)視溫度或電池電壓(如上所述)。那么現(xiàn)有DAC可執(zhí)行兩種任務(wù)，在DAC執(zhí)行模擬至數(shù)字轉(zhuǎn)換時(shí)關(guān)閉顯示器。作為另一種替代方案，由模擬開(kāi)關(guān)和電容構(gòu)成的簡(jiǎn)單采樣/保持電路(圖4)可在A/D轉(zhuǎn)換期間維持LCD的對(duì)比度電壓。

　　圖3 該電路常見(jiàn)于便攜儀器

　　圖4 對(duì)圖3增加兩個(gè)比較器，由DAC實(shí)現(xiàn)ADC功能，節(jié)省成本。

　　另外一種方法就是用一個(gè)低成本雙路DAC替代現(xiàn)有單路DAC。雙路DAC中的一路用于產(chǎn)生LCD對(duì)比度電壓，另一路用于構(gòu)成ADC。無(wú)論單路還是雙路，都需要DAC和比較器支持快速、驅(qū)動(dòng)DAC的簡(jiǎn)單程序，以及對(duì)比較器采樣來(lái)實(shí)現(xiàn)逐次逼近。

　　設(shè)計(jì)考慮

　　DAC和比較器的結(jié)合非常簡(jiǎn)單。信號(hào)作用到比較器的同相輸入端，DAC提供的數(shù)字可編程門限作用到反相輸入端。只要信號(hào)比門限值大，比較器就會(huì)產(chǎn)生邏輯高電平輸出。但在使用時(shí)必須注意幾個(gè)方面：

　　為確保精確的門限電平，考慮到比較器的輸入偏置電流以及比例網(wǎng)絡(luò)，DAC的直流輸出阻抗應(yīng)很小。在超低功耗電路中更應(yīng)注意，DAC的輸出阻抗可能高達(dá)10kΩ。

　　DAC的另一個(gè)要求是低交流輸出阻抗。否則，比較器輸出的高速數(shù)字信號(hào)的壓擺率經(jīng)過(guò)布線寄生電容耦合，將產(chǎn)生輸入瞬態(tài)變化，導(dǎo)致自激并降低精度。如果允許犧牲一定的建立時(shí)間，可在比較器輸入端增加一個(gè)旁路電容來(lái)降低DAC的交流輸出阻抗。DAC輸出放大器的大電容負(fù)載可導(dǎo)致不穩(wěn)定或振蕩，但這個(gè)問(wèn)題可在DAC輸出串聯(lián)一個(gè)電阻加以修正。

　　比較器的主要問(wèn)題是滯回。大多數(shù)比較器電路帶有滯回，以防止噪聲和振蕩，但使用滯回時(shí)必須謹(jǐn)慎——它會(huì)造成門限值隨輸出而改變。如果系統(tǒng)可對(duì)受輸出狀態(tài)影