新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 分立比較器/DAC組合解決數(shù)據(jù)采集問(wèn)題

分立比較器/DAC組合解決數(shù)據(jù)采集問(wèn)題

作者: 時(shí)間:2012-02-11 來(lái)源:網(wǎng)絡(luò) 收藏
響的滯回進(jìn)行補(bǔ)償,可以接受這種配置;否則,應(yīng)當(dāng)避免滯回。

  如果采用的具有內(nèi)部滯回并且不能禁止,可確保輸出總是在相同方向逼近門限,這樣可消除負(fù)面影響。通過(guò)在每位測(cè)試完成后將設(shè)置為零,便于達(dá)到這一目的;例如,在本文最后列出的偽代碼后增加一行。

  另一選擇是,通過(guò)增加一個(gè)小電容反饋也可消除滯回,這會(huì)加速在線性工作區(qū)的轉(zhuǎn)換?;蛘?,增加一個(gè)輸出觸發(fā)器或鎖存器,在給定時(shí)刻捕獲比較器輸出狀態(tài)。

  當(dāng)前比較器都能夠很好地處理擺率受限的輸入信號(hào)。例如,Maxim公司的MAX913和MAX912在這方面尤其有效,因?yàn)樗鼈冊(cè)诰€性工作區(qū)能夠確保穩(wěn)定。圖5列舉了MAX913在高速、12位應(yīng)用中的性能。圖6電路(超低功耗8位轉(zhuǎn)換器)在不使用時(shí)可將其關(guān)閉以節(jié)省能量。

  

20111212143015929.jpg

  圖5 由于比較器在其線性工作區(qū)保持穩(wěn)定,該高速、12位幅度采集器可處理低速輸入電壓。

  

20111212143016239.jpg

  圖6 該低電壓、8位器替代ADC具有幾個(gè)優(yōu)勢(shì):低成本、低功耗、以及采樣間隔期間關(guān)斷功能。

/比較器組合IC

  Maxim提供3款單芯片器件可大大簡(jiǎn)化設(shè)計(jì),這些芯片組合了比較器和DAC。每款器件都非常適合本文應(yīng)用及其它多種應(yīng)用。

  例如,MAX516是一款4通道器件,具有亞微秒速度,非常適合多種中等速度、多通道應(yīng)用(圖7a)。

  MAX910是單通道、高速、TTL輸出DAC/比較器,具有8ns傳輸延遲(圖7b)。類似器件(MAX911)具有更高速度——ECL互補(bǔ)輸出、4ns傳輸延遲。

  

20111212143016150.jpg

  圖7 Maxim 8位DAC/比較器IC包括4通道MAX516(a)、高速、TTL兼容MAX910(b)、以及ECL兼容MAX911(未列出)

  逐次逼近

  逐次逼近采用天平和一系列用于確定物體重量的二進(jìn)制權(quán)重(權(quán)重相對(duì)值為1、2、4、8、16等)的方式很容易說(shuō)明。確定一個(gè)未知重量的最快方法(逐次逼近),首先,將未知重量與最大權(quán)重進(jìn)行比較。根據(jù)天平指示,要么移除該重量,要么增加下一個(gè)最大重量,按這種方式一直到最小的權(quán)重。物體的重量就是天平盤上剩余權(quán)重的總和。

  在逐次逼近ADC中,內(nèi)部DAC的位模擬系列二進(jìn)制重量,比較器輸出模擬天平指示。驅(qū)動(dòng)權(quán)位處理的邏輯保存在封裝好的ADC的逐次逼近寄存器(SAR)或者控制DAC/比較器電路的處理器軟件子程序,該子程序可由不到20行的代碼來(lái)實(shí)現(xiàn)(表1)。


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉