NMOS邏輯門電路

　　上圖是表示NMOS反相器的原理電路，其中T₁為工作管，T₂為負(fù)載管，二者均屬增強(qiáng)型器件。若T₁和T₂在同一工藝過程中制成，它們必將具有相同的開啟電壓V_T。從圖中可見，負(fù)載管T₂的柵極與漏極同接電源V_DD，因而T₂總是工作在它的恒流區(qū),處于導(dǎo)通狀態(tài)。當(dāng)輸入v_I為
高電壓（超過管子的開啟電壓V_T）時(shí)，T₁導(dǎo)通，輸出v_O；為低電壓。輸出低電壓的值，由T₁，T₂兩管導(dǎo)通時(shí)所呈現(xiàn)的電阻值之比決定。通常T₁的跨導(dǎo)g_m1遠(yuǎn)大于T₂管的跨導(dǎo)g_m2，以保證輸出低電壓值在+1V左右
。當(dāng)輸入電壓v_I為低電壓（低于管子的開啟電壓V_T）時(shí)，T₁截止，輸出v_O為高電壓。由于T₂管總是處于導(dǎo)通狀態(tài)，因此輸出高電壓值約為（V_DD—V_T）。通常g_m1在100～200之間,而g_m2約為5～15。T₁導(dǎo)通時(shí)的等效電阻R_ds1約為3～10kΩ，而T₂的R_ds2約在100～200kΩ之間
。負(fù)載管導(dǎo)通電阻是隨工作電流而變化的非線性電阻。
　　在NMOS反相器的基礎(chǔ)上，可以制成NMOS門電路。下圖即為NMOS或非門電路。只要輸入A，B中任一個(gè)為高電平，與它對(duì)應(yīng)的MOSFET導(dǎo)通時(shí)，輸出為低電平；僅當(dāng)A、B全為低電平時(shí)，所有工作管都截止時(shí)，輸出才為高電平?？梢婋娐肪哂谢蚍枪δ?，即

　　或非門的工作管都是并聯(lián)的，增加管子的個(gè)數(shù)，輸出低電平基本穩(wěn)定，在整體電路設(shè)計(jì)中較為方便，因而NMOS門電路是以或非門為基礎(chǔ)的。這種門電路不像TTL或CMOS電路作成小規(guī)模的單個(gè)芯片 ，主要用于大規(guī)模集成電路。
　　以上討論和分析了各種邏輯門電路的結(jié)構(gòu)、工作原理和性能，為便于比較，現(xiàn)用它們的主要技術(shù)參數(shù)傳輸延遲時(shí)間T_pd和功耗P_D綜合描述各種邏輯門電路的性能，如圖所示。