大規(guī)?，F(xiàn)場可編程門陣列（FPGA）開發(fā)系統(tǒng)電源設(shè)

摘要：以Xilinx的FPGA為例，介紹了FPGA開發(fā)系統(tǒng)的電源要求和功耗，并給出了采用線性低壓降（LDO）穩(wěn)壓器,DC/DC調(diào)整器,DC/DC控制器和電源模塊等幾種電源解決方案。

關(guān)鍵詞：現(xiàn)場可編程門陣列；電源設(shè)計(jì)；DC/DC變換器

1 引言

現(xiàn)場可編程門陣列（FPGA）的出現(xiàn)給電路設(shè)計(jì)帶來了極大的方便，目前，在芯片設(shè)計(jì)領(lǐng)域也采用FPGA來開發(fā)仿真驗(yàn)證平臺。這種開發(fā)系統(tǒng)的FPGA一般規(guī)模較大，功耗也相對較高，因此，其供電系統(tǒng)的好壞直接影響到整個(gè)開發(fā)系統(tǒng)的穩(wěn)定性。所以，設(shè)計(jì)出高效率、高性能的FPGA供電系統(tǒng)具有極其重要的意義。

2 FPGA電源指標(biāo)要求

我們以Xilinx的FPGA為例，包括Virtex II，Virtex-II Pro，Spartan II和Spartan IIE系列，介紹FPGA的電源指標(biāo)要求。

2.1 額定電壓

FPGA對電源的要求與DSP非常相似，一般需要2.5V，1.8V或1.5V作為核心電壓，3.3V或2.5V作為I/O電壓，另外Virtex II和Virtex-II Pro還需要3.3V的輔助電壓。表1列舉了Xilinx不同系列FPGA的電壓需求。

表1 FPGA電壓需求

2.2 電壓上升時(shí)間

為了保證FPGA正常啟動，核心電壓（VCCINT）的上升時(shí)間tr必須在特定的范圍內(nèi)，表2列舉了不同系列FPGA的這一指標(biāo)要求。此外，電壓上升必須單調(diào)，不允許有波動。某些DC/DC變換芯片，比如TI的TPS5461X系列可以外部調(diào)節(jié)電壓上升時(shí)間，給設(shè)計(jì)帶來了方便。

表 2 核 心 電 壓 上 升 時(shí) 間 要 求

2.3 供電電壓順序

根據(jù)Xilinx的文檔，對于Virtex II和Virtex-II Pro系列FPGA沒有電壓順序要求，推薦所有的供電電壓同時(shí)上電，否則，可能產(chǎn)生較大的啟動電流。對于Spartan－IIE系列，推薦核心電壓和I/O電壓同時(shí)供給。對于Spartan II系列上電順序可以任意。

設(shè)計(jì)經(jīng)驗(yàn)表明，大部分情況下對于Xilinx的FPGA來說，核心電壓先于I/O電壓供給是個(gè)比較好的做法。

2.4 電流監(jiān)測和限制

對于Spartan II和Spartan IIE系列FPGA，電流監(jiān)測和限制一般不推薦使用，因?yàn)?，在核心電壓（VCCINT）上升至0.6V到0.8V之間時(shí)，該系列FPGA會產(chǎn)生一個(gè)較大的啟動涌入電流，如果存在監(jiān)測電路就會降低輸出電壓以限制電流，使電壓上升產(chǎn)生波動。如果一定要采用監(jiān)測電路，啟動限制電流不能低于核心電壓（VCCINT）額定電流的2倍。對于其他系列FPGA由于不存在涌入電流，所以無此要求。

2.5 電壓功耗估計(jì)

FPGA由一個(gè)未連接的電路單元陣列組成，通過用戶編程進(jìn)行配置。FPGA的電源功耗一般取決于以下因素：內(nèi)部資源的使用率，工作時(shí)鐘頻率，輸出變化率，布線密度，I/O電壓等，見表3。不同的應(yīng)用，電源實(shí)際功耗相差非常大。

表3 FPGA電源功耗因素

Xilinx的電源估計(jì)軟件是一個(gè)準(zhǔn)確估計(jì)各系列FPGA功耗的一個(gè)很好的工具。利用此工具我們得到了VirtexII系列FPGA的電流估計(jì)結(jié)果，見表4。表4中我們做了如下假定：輸出變化率25％（450MHz）和15％（100MHz）；邏輯單元使用率為100％；器件工作在單一頻率下；布線密度為中等；輸出負(fù)載電容為30pF；I/O使用率為100％；50％的I/0端口為輸入，其余的為輸出；輸出I/O中16個(gè)為DDR標(biāo)準(zhǔn)，其余的為SDR標(biāo)準(zhǔn)。

表4 VirtexII系列FPGA電源功耗

3 現(xiàn)有的FPGA電源解決方案

根據(jù)采用FPGA系列的不同，核心和I/O電壓可能是3.3V，2.5V，1.8V和1.5V（參見表1），目前總的來說有三種電源解決方案，分別是線性穩(wěn)壓器電源（LDO），開關(guān)穩(wěn)壓器電源（DC/DC調(diào)整器和DC/DC控制器，兩者的差別主要是內(nèi)部是否集成FETs），電源模塊。在選擇方案時(shí)，要求設(shè)計(jì)者綜合考慮系統(tǒng)要求，成本，效率，市場需要，設(shè)計(jì)靈活性及封裝等眾多因素。

3.1 LDO線性穩(wěn)壓器電源

LDO線性穩(wěn)壓器只適用于降壓變換，具體效果與輸入/輸出電壓比有關(guān)。從基本原理來說，LDO根據(jù)負(fù)載電阻的變化情況來調(diào)節(jié)自身的內(nèi)電阻，從而保證穩(wěn)壓輸出端的電壓不變。其變換效率可以簡單地看作輸出與輸入電壓之比。如今很多廠商都有適合FPGA應(yīng)用的低電壓、大電流LDO芯片，比如TI的TPS755XX和TPS756XX系列為5A電流輸出，TPS759XX系列為7.5A電流輸出；Linear的LT1585/A系列為5A輸出,LT1581為10A輸出；National的LMS1585A系列也為5A輸出，并與Linear的LT1585/A系列可以相互替換。LDO芯片所占面積僅為幾個(gè)mm²，只要求外接輸入和輸出電容即可工作。由于采用線性調(diào)節(jié)原理，LDO本質(zhì)上沒有輸出紋波。不過隨著LDO的輸入/輸出電壓差別增大或者輸出電流增加，LDO的發(fā)熱比也會按比例增大，所以，對散熱控制方面要求很高。圖1以National的LMS1585A為例的LDO穩(wěn)壓器的典型設(shè)計(jì)電路，LMS1585A系列有三種型號，分別為1.5V，3.3V和可調(diào)電壓輸出，最大輸出電流均為5A。

(a) 3.3/1.5 V固 定 輸 出

(b) 可 調(diào) 電 壓 輸 出

圖 1 LDO穩(wěn) 壓 器 的 典 型 設(shè) 計(jì) 電 路

3.2 DC/DC調(diào)整器電源

DC/DC調(diào)整器利用了磁場儲能，無論升壓、降壓還是兩者同時(shí)進(jìn)行，都可以實(shí)現(xiàn)相當(dāng)高的變換效率。與線性穩(wěn)壓（LDO）相比，盡管它要求更大的電路板面積，但對于FPGA這種需要大電流的應(yīng)用來說卻十分理想。由于變換效率高，因此發(fā)熱很小，這也使得散熱處理得以簡化。特別是，與LDO器件相比，它常常不需要附加一個(gè)成本較高、面積較大的散熱器?？紤]到DC/DC調(diào)整器集成有FETs，使用時(shí)只需外接一個(gè)電感和必不可少的輸入、輸出電容，故可以使整個(gè)解決方案的空間利用率大大提高。由于是開關(guān)穩(wěn)壓器電源，與線性穩(wěn)壓器電源（LDO）相比，DC/DC調(diào)整器輸出紋波電壓較大、瞬時(shí)恢復(fù)時(shí)間較慢、容易產(chǎn)生電磁干擾（EMI)。要取得低紋波、低EMI、低噪聲的電源，關(guān)鍵在于電路設(shè)計(jì)，尤其是輸入/輸出電容、輸出電感的選擇和布局，都有相當(dāng)?shù)闹v究。目前不少IC廠家都有這種適合FPGA應(yīng)用的大電流DC/DC調(diào)整器芯片，最大輸出電流達(dá)到了9A，比如Elantec的EL7556BC為6A輸出，EL7558BC為8A輸出；TI的TPS5461X系列為6A輸出，TPS54873為9A輸出。本文第4部分將以TI的TPS5461X系列為例介紹DC/DC調(diào)整器電源設(shè)計(jì)的實(shí)例，參見圖4。

3.3 DC/DC控制器電源

DC/DC控制器和DC/DC調(diào)整器的差別主要是沒有內(nèi)置的FETs，因此，它能夠保證設(shè)計(jì)有很大的靈活性，設(shè)計(jì)者可以選用有特定導(dǎo)通電阻的外接FET晶體管，并根據(jù)應(yīng)用的需要調(diào)整電流限。這在需要十幾甚至幾十A電流的特大規(guī)模FPGA開發(fā)系統(tǒng)中非常有用。與DC/DC調(diào)整器相比，采用這種方案設(shè)計(jì)，既要選擇適當(dāng)?shù)妮斎?輸出電容、輸出電感，又要選擇符合要求的FET，增加了設(shè)計(jì)難度和總成本。此外，由于FET外置，占用空間也相對較大。目前DC/DC控制器芯片市場上非常多，比如TI，Linear，Maxim，National等公司都有相應(yīng)的產(chǎn)品，規(guī)格也相當(dāng)全，僅Maxim一家就有數(shù)十種此類產(chǎn)品，設(shè)計(jì)者可以根據(jù)自己的需求選擇合適的芯片。圖2以Maxim的MAX1961為例，描述了DC/DC控制器電源設(shè)計(jì)的典型電路。MAX1961輸入電壓為2.35V到5.5V；有4個(gè)預(yù)設(shè)的輸出電壓（1.5V，1.8V，2.5V和3.3V)，偏差低于0.5％；輸出電流最高可達(dá)20A。

圖2 DC/DC控 制 器 電 源 設(shè) 計(jì) 典 型 電 路

3.4 電源模塊

電源模塊一般以可插拔的形式給出。就原理上來說，它通常也是個(gè)開關(guān)穩(wěn)壓器，所以它的效率也非常高，而且相對于普通開關(guān)穩(wěn)壓器，它的集成度更高，外圍只需要一個(gè)輸入電容和一個(gè)輸出電容即可工作（這一點(diǎn)于LDO類似），設(shè)計(jì)相當(dāng)簡便，特別適合要求開發(fā)周期非常短的應(yīng)用，尤其是原型機(jī)的設(shè)計(jì)。由于電源模塊上集成了幾乎所有可以集成的東西，靈活性相對較差，價(jià)格也相對較高。圖3以TI的PT6943為例，描述了用電源模塊設(shè)計(jì)FPGA電源的典型電路。PT6943是TI的PT6940系列電源模塊的一種，輸入為4.5V至5.5V，它支持3.3V和1.5V兩路輸出，每路輸出的最大電流均為6A，它內(nèi)部還集成了電壓順序控制，短路保護(hù)等功能。

圖 3 用 電 源 模 塊 設(shè) 計(jì) FPGA電 源 典 型 電 路

4 FPGA開發(fā)板電源設(shè)計(jì)實(shí)例

我們采用TI公司TPS5461X系列DC/DC調(diào)整器芯片的TPS54616（輸出3.3V/6A）和TPS54613（輸出1.5V/6A），設(shè)計(jì)了基于FPGA的MPEG?4解碼芯片＊仿真演示開發(fā)板的電源（3.3至5V輸入，3.3V和1.5V輸出）。開發(fā)板上有兩塊Xilinx的XC2V2000FPGA芯片，規(guī)模相對較大。電源部分電路如圖4所示。輸入、輸出電容采用低等效串聯(lián)電阻（ESR）的鉭電解電容，輸出電感選用了Pulse公司的PD0120.702，其電感值為7.1μH,直流電阻為9.5mΩ，飽和電流為12.6A。TPS54613的PWRGD輸出連接了TPS54616的SS/ENA引腳，當(dāng)TPS54613輸出電壓低于1.35V(正常值的90％)時(shí)，PWRGD為低，TPS54616處于關(guān)閉狀態(tài)，當(dāng)TPS54613輸出電壓高于1.35V時(shí)，PWRGD變高，TPS54616開始工作；在關(guān)閉電源時(shí)，TPS54613輸出電壓降到1.35V時(shí)，PWRGD變低，關(guān)斷了TPS54616給I/O供電，使得周邊接口先掉電，從而保證了FPGA核心電壓優(yōu)先于I/O電壓的供電順序，符合一般設(shè)計(jì)規(guī)律。經(jīng)實(shí)際測試，電源各項(xiàng)指標(biāo)均符合系統(tǒng)要求。

圖4 FPGA開發(fā)板電源設(shè)計(jì)實(shí)例電路

5 結(jié)語

在設(shè)計(jì)大規(guī)模FPGA開發(fā)板電源時(shí)，開發(fā)者要在系統(tǒng)整體方案的成本，電路板面積和效率之間進(jìn)行折中。LDO穩(wěn)壓器為電流輸出要求較低的應(yīng)用提供了體積小且廉價(jià)的解決方案；DC/DC調(diào)整器解決方案能夠保證高得多的電源變換效率，散熱簡單，是一般FPGA電源的理想選擇；DC/DC控制器解決方案設(shè)計(jì)靈活，輸出電流大，是特大規(guī)模FPGA開發(fā)板的最佳選擇；電源模塊即插即用，為FPGA電源設(shè)計(jì)提供了一種最為快捷的解決方案。