新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 使用VCXO (壓控晶體振蕩器)作為時鐘(CLK)發(fā)生器

使用VCXO (壓控晶體振蕩器)作為時鐘(CLK)發(fā)生器

作者: 時間:2011-04-22 來源:網(wǎng)絡 收藏

VCXO CLK發(fā)生器的結構和應用

“VCXO”,即壓控晶體振蕩器,其振蕩頻率由晶體決定,但可用控制電壓在小范圍內對頻率進行調整,控制電壓范圍一般為0V至2V或0V至3V。VCXO的調諧范圍為±100ppm至±200ppm。圖1為一個典型VCXO CLK發(fā)生器的結構和晶振電路模型。

使用VCXO (壓控晶體振蕩器)作為時鐘(CLK)發(fā)生器
圖1. 典型VCXO CLK發(fā)生器的結構圖

變容二極管CV1和CV2的容值變化會影響到晶振模型,從而改變振蕩頻率。兩個外接并聯(lián)電容CS1和CS2用來調整諧振范圍和中心頻率的偏移。按照圖1所示的晶振電路,諧振頻率可用下式表示:

公式1.

其中CL是由CV1,2和CS1,2決定的等效負載電容??蓽蚀_地表示為:CL = (CV1+CS1) || (CV2 + CS2)。取一階近似并考慮到C1 C0和CL,可得到fC的頻率增量。

公式3.

圖2為CS1 = CS2時,fC隨CS1值變化的典型曲線圖。

使用VCXO (壓控晶體振蕩器)作為時鐘(CLK)發(fā)生器
圖2. VCXO頻率與并聯(lián)電容CS1 (CS1=CS2)

利用這一微調特性,可使用VCXO和PLL構成一個具有微調特性的CLK發(fā)生器。

VCXO CLK已經(jīng)在多種系統(tǒng)中得到應用,如數(shù)字電視,數(shù)字音頻,ADSL和STB。Maxim的MAX9485就是這樣一款CLK發(fā)生器芯片,專為MPEG-2和杜比數(shù)字音頻(AC-3)應用設計[1],它幾乎可以提供數(shù)字音頻到模擬轉換所采用的所有頻率,支持從12kHz到96kHz的采樣頻率。 Maxim還為其它應用設計了各種VCXO CLK發(fā)生器。

VCXO CLK發(fā)生器的關鍵參數(shù)

有許多參數(shù)用來描述VCXO CLK發(fā)生器。其中最重要的是調諧電壓范圍、中心頻率、牽引范圍以及時鐘輸出抖動。

調諧電壓范圍為VCXO控制電壓的變化范圍,此電壓控制變容二極管的電容。通常為0V至2V或3V。中心頻率為VCXO輸出頻率范圍的中點。牽引范圍為變化頻率(增大或減少)與中心頻率的比值。此比值一般用ppm表示(百萬分之一),代表VCXO的相對頻率牽引范圍。通常牽引范圍大約為100ppm至200ppm,取決于VCXO的結構和所選擇的晶體。

時鐘抖動是CLK發(fā)生器的一個重要參數(shù),有多種關于抖動的定義。兩個最常用的抖動參數(shù)稱為“周期”抖動和“周期間”抖動,我們將在第四節(jié)詳細討論這些問題。抖動取決于CLK發(fā)生器的結構,芯片之間會有差異,不同的應用對抖動的要求也不相同。

晶體選擇和電路板設計

晶體的選擇和PCB布局會對VCXO CLK發(fā)生器的性能參數(shù)產(chǎn)生一定的影響。選擇晶體時,除了頻率、封裝、精度和工作溫度范圍,在VCXO應用中還應注意等效串聯(lián)電阻和負載電容。串聯(lián)電阻導致晶體的功耗增大。阻值越低,振蕩器越容易起振。負載電容是晶體的一個重要參數(shù),首先,它決定了晶體的諧振頻率。一般晶體的標稱頻率指的是其并聯(lián)指定負載電容后的諧振頻率。應當指出,此處的標稱頻率是當CL等于指定負載電容時利用公式(1)計算出的值,但不是利用計算出的值1/(2 π √L1C1)。因此,VCXO的調諧范圍與CL的值緊密相關。當負載電容值較小時,VCXO的調諧范圍限制在上端;同樣,電容值較大時,調諧范圍將限制在下端。負載電容的適當取值取決于VCXO的特性。例如,MAX9485設計中,為了均衡調諧范圍、調諧曲線中點、同時簡化電路板設計,我們選擇Ecliptek (ECX-5527-27) [2]具有14pf負載電容的27MHz晶體。使用這樣的晶體時,MAX9485具有±200ppm的牽引范圍,見圖3。應該指出,封裝會導致晶體牽引范圍的差異。一般金屬殼封裝比表貼器件(SMD)的牽引范圍更大。但是最近DAISHINKU Corp. [5]生產(chǎn)的一款新SMD晶體可達到與金屬殼晶體近似的牽引范圍。我們測試了這款SMD晶體(DSX530GA),發(fā)現(xiàn)外接兩個4pf的并聯(lián)電容時可以實現(xiàn)±200ppm頻率牽引范圍,見圖4。

圖3.
圖3.

圖4.
圖4.

為了限制VCXO的調諧范圍,可通過改變外部并聯(lián)電容設置向上的調節(jié)范圍。并聯(lián)電容取值范圍為4ps至7ps,取決于電路板寄生電容。另一方面,向下的調節(jié)范圍取決于內部變容二極管值,不能由外部改變。為了降低寄生電容對向上頻率調節(jié)范圍的影響,在電路板布局中應盡可能的減少晶體引腳對地的寄生電容,保證引腳與地層和電源層之間的清潔。詳細的電路板布局,請參考MAX9485評估板[4]。

測量輸出時鐘抖動的設備

對振蕩器而言,抖動是一個重要的性能參數(shù)。有兩個最常用的抖動定義:周期抖動和周期間抖動,詳細信息見圖5。為了測量抖動,可用高速數(shù)字示波器采樣一批數(shù)據(jù),按照定義計算抖動。Tektronix公司的示波器(TDS 7254)或Lecroy公司的示波器(Wavepro 960)都提供了這類測量軟件。我們還可使用高速數(shù)字示波器在時域測量周期抖動[3]。圖5為裝置圖。在時域中無法測量周期間抖動。但是,如果每個周期的抖動噪聲相互獨立并均勻分布,則周期間抖動是周期抖動的1.414倍。MAX9485能產(chǎn)生21種不同的輸出頻率,取決于不同的音頻采樣頻率和頻率比例因數(shù)。我們使用圖6所示設備測量了各種可能輸出的時鐘頻率的周期抖動,表1為測量結果。

使用VCXO (壓控晶體振蕩器)作為時鐘(CLK)發(fā)生器
圖5. 輸出抖動測量

使用VCXO (壓控晶體振蕩器)作為時鐘(CLK)發(fā)生器
圖6. 自觸發(fā)抖動測量裝置

表1. 周期抖動與輸出頻率
FOUTScaling
Factor
FsJP (RMS)
(MHz)(kHz)(ps)(UI)
73.72876896210.00155
67.737676888.223.20.00157
49.1527686442.60.00209
36.86476848400.00147
36.86438496370.00136
33.868876844.1440.00149
33.868838488.241.30.00140
24.576076832660.00162
24.576038464920.00226
24.576025696500.00123
22.579225688.255.10.00124
18.432038448590.00109
16.934438444.1690.00117
16.3840256641340.00220
12.28802564884.80.00104
12.2880384321700.00209
11.289625644.11000.00113
9.126768121060.00097
8.1920256322500.00205
4.608384121980.00091
3.072256123240.00100

從表中可以看出,一般情況下,頻率越高、抖動越低。但如果我們用相對參數(shù)描述抖動,如單位間隔(UI),見表的最后一列,則抖動是可比擬的。此外,可以注意到輸出頻率36.864MHz、33.8688MHz、24.5760MHz和12.288MHz可通過不同的采樣頻率和比例因數(shù)實現(xiàn),這導致了不同的抖動值。因此,當使用這些頻率時,用戶可通過選擇不同的Fs和比例因數(shù)獲得最低抖動。


評論


相關推薦

技術專區(qū)

關閉