圖像疊加及控制電路

MAX442的引腳圖與連接電路如圖６所示,圖中的電容容值單位為μF,電阻單位為Ω。INO,IN1為兩路視頻信號的輸入端,分別外接現(xiàn)場視頻信號和黑電平;地址線AO控制“二選一”開關,選擇輸出哪個通道的信號。AO在屏幕編輯緩沖區(qū)中僅占一位空間,所以疊加控制字可以按位讀寫修改,這大大減少了所需的屏幕編輯緩沖區(qū)RAM的存儲空間。在RAM中數(shù)據(jù)是按照字節(jié)存取的,因此在輸出時,需要把從RAM中讀出的數(shù)據(jù)進行并串轉(zhuǎn)換,送到MAX442的AO端。這種“八選一”的數(shù)字邏輯電路用可編程芯片GAL可以很方便地實現(xiàn),成本也不高,因此我們選擇用GAL實現(xiàn),邏輯表達式從略。

屏幕編輯緩沖區(qū)的控制設計

屏幕編輯緩沖區(qū)選擇用RAM,是因為用戶要求疊加的均是規(guī)則的幾何圖形,由CPU 90C32動態(tài)計算圖形各點的位置算法非常簡單;用戶完全可以接受。

CPU和視頻輸出端都要對屏幕編輯緩沖區(qū)進行訪問,其中CPU要完成對RAM的刷新,即“寫”RAM;輸出端僅需讀RAM。也就是說,對RAM的訪問可以定為“寫時禁止讀”,“讀時禁止寫”。讓它們共用數(shù)據(jù)總線DB和地址總線AB,而通過控制CPU和行場計數(shù)器的地址鎖存器的使能端E,來分時使用?？梢?這兩組地址鎖存緩沖器的使能端Ｅ是互斥的,可以僅用90C32的一根PI端口I/O線來作一個“單刀雙擲開關”,由CPU通過控制這根I/O線來實現(xiàn)總線的分時使用。所以在電路設計中,RAＭ的片選端CS直接接地,寫使能端WR與CPU的WR相連,而讀使能端OE與行／場計數(shù)器的地址鎖存器的使能端E相連。當CPU要對屏幕編輯緩沖區(qū)寫時,選通它的地址鎖存器的使能端Ｅ,同時行場計數(shù)器的地址鎖存器被禁止,RAM的讀使能端也被禁止,即RAM處于“只寫”狀態(tài)。反之,當CPU不需要對RAM刷新時,選通行／場計數(shù)器的地址鎖存器的使能端E,同時RAM的讀使能也被選通,RAM處于“讀”狀態(tài),并且禁止寫操作。用這種“存儲器雙總線技術”,避免了對屏幕編輯緩沖區(qū)的沖突訪問,從而保證數(shù)據(jù)的完整性,得到穩(wěn)定、正確的疊加視頻圖像。

CPU 90C32的典型擴展電路包括程序存儲區(qū)的擴展、數(shù)據(jù)存儲區(qū)的擴展、時鐘電路和晶振電路的擴展?？紤]到項目需求并保留一定的擴充余地,存儲器ROM選用27256芯片,RAM選用61256芯片。其中除RAM（屏幕編輯緩沖區(qū)）為臨界區(qū),需要特殊設計以外,其它電路與通用的單片機擴展電路完全相同,在此不另做介紹。

2.4 按鍵譯碼電路

本項目中,用戶在人機交互選擇疊加光標的形狀與大小時,僅需要四個按鍵,因此不必使用功能強大的8279芯片,直接擴展90C32即可。四個按鍵經(jīng)過譯碼,送到90C32的P1端口,這個譯碼邏輯非常簡單,同樣用GAL實現(xiàn),邏輯表達式從略。在實際使用中,用戶選擇一次光標的大小與形狀之后,總會穩(wěn)定一段時間去進行其主要工作,所以操作按鍵的時間對于整個系統(tǒng)的工作時間而言是很短的。CPU對按鍵的響應采用中斷方式,這可以比輪詢方式大大減少對CPU處理器資源的占用。在按鍵電路中,一共占用P1端口２根I/O線,AO、A1是譯碼后的按鍵地址（或代碼）;另有INT是檢測是否有按鍵被按下的中斷信號線,它與90C32的外接中斷輸入端相連接。通常INT為高電平,若有按鍵被按下,INT為低電平,CPU可響應中斷。

按鍵電路的設計,也選擇簡單、典型而可靠的通用電路實現(xiàn)。目前,按鍵是利用機械觸點的合與斷來作用的,當電信號通過按鍵時,在閉合及斷開的瞬間均有抖動過程,會出現(xiàn)一系列的負脈沖,持續(xù)時間一般為5～10ms。按鍵的穩(wěn)定閉合期,由操作人員的按鍵動作所決定,一般為十分之幾秒至幾秒時間。為了保證CPU對按鍵的一次閉合,僅做一次鍵輸入處理,必須去除抖動影響。通常去抖影響的措施有硬、軟件兩種,本項目用兩重 去抖來提高可靠性：硬件設計中,為每個按鍵在輸入端加一個一端接地的電容,濾去毛刺脈沖;軟件設計中,有按鍵去抖過程,具體思想在軟件設計中詳細講述。