CMOS分頻電路的設(shè)計(jì)

討論了用于高速串行收發(fā)系統(tǒng)接收端的時(shí)鐘分頻電路的設(shè)計(jì)。通過(guò)對(duì)扭環(huán)計(jì)數(shù)器工作原理的分析,提出了一種基于類扭環(huán)計(jì)數(shù)器的分頻電路,該電路可以模式可選的實(shí)現(xiàn)奇數(shù)和偶數(shù)分頻,并達(dá)到相應(yīng)的占空比。所設(shè)計(jì)電路在SMIC 0.18um CMOS工藝下采用Cadence公司的Spectre進(jìn)行了仿真,結(jié)果顯示電路可對(duì)1.25GHz時(shí)鐘完成相應(yīng)分頻。

1 引言

目前，在高速串行數(shù)據(jù)傳輸系統(tǒng)中，傳送的數(shù)據(jù)大多采用8B/10B 編碼方案編碼成自同 步的數(shù)據(jù)流，因此在接收端為了進(jìn)行8B/10B 解碼，需要對(duì)數(shù)據(jù)進(jìn)行1:8/1:10 的串并轉(zhuǎn)換； 在高速收發(fā)系統(tǒng)中，為在特定工藝下實(shí)現(xiàn)更高的傳輸速率，通常采用半速率結(jié)構(gòu)，這樣可以 有效降低芯片上的時(shí)鐘頻率，從而使電路能夠以較低的功耗和簡(jiǎn)單的結(jié)構(gòu)適應(yīng)高速數(shù)據(jù)流的 處理。因此為了完成對(duì)串行輸入數(shù)據(jù)的1:8/1:10 解復(fù)用，首先需要提供占空比和抖動(dòng)性能滿 足相應(yīng)要求的4 分頻或5 分頻時(shí)鐘。本文即討論了在高速收發(fā)系統(tǒng)的接收端如何設(shè)計(jì)模式可 選的4 分頻和5 分頻電路，所設(shè)計(jì)電路不僅實(shí)現(xiàn)了對(duì)參考時(shí)鐘的4 或5 分頻，同時(shí)實(shí)現(xiàn)了分 頻后時(shí)鐘的不同占空比。

本文第 2 部分簡(jiǎn)單介紹了扭環(huán)計(jì)數(shù)器的工作原理，并根據(jù)實(shí)際提出了一種類扭環(huán)計(jì)數(shù)器 的分頻方法；第3 部分討論了基于類扭環(huán)計(jì)數(shù)器的CMOS 分頻電路的設(shè)計(jì)實(shí)現(xiàn)與仿真；第 4 部分對(duì)設(shè)計(jì)過(guò)程進(jìn)行了簡(jiǎn)單總結(jié)。

2 類扭環(huán)計(jì)數(shù)器的工作原理

扭環(huán)型計(jì)數(shù)器也稱約翰遜計(jì)數(shù)器，是由移位寄存器加上一定的反饋網(wǎng)絡(luò)構(gòu)成的，用移位 寄存器構(gòu)成扭環(huán)計(jì)數(shù)器的框圖見(jiàn)圖1，它是由一個(gè)移位寄存器和一個(gè)組合反饋邏輯電路閉環(huán) 構(gòu)成，反饋電路的輸出接向移位寄存器的串行輸入端，其輸入端接向移位寄存器最低位的反 向輸出端，因而其計(jì)數(shù)長(zhǎng)度N=2n。經(jīng)過(guò)n 個(gè)時(shí)鐘后，計(jì)數(shù)器的狀態(tài)與初始狀態(tài)正好相反， 必須再經(jīng)過(guò)n 個(gè)時(shí)鐘后才能扭回原狀態(tài)。

然而由于移位寄存器由一組 D 觸發(fā)器構(gòu)成，因而只能實(shí)現(xiàn)對(duì)輸入時(shí)鐘的整數(shù)計(jì)數(shù)，也就無(wú)法完成特定占空比的奇數(shù)分頻。考慮到鎖存器每級(jí)的保持時(shí)間為半個(gè)時(shí)鐘周期，因而可 以采用由鎖存器組成的類扭環(huán)形計(jì)數(shù)器實(shí)現(xiàn)時(shí)鐘分頻?？梢韵胂螅航?jīng)兩級(jí)鎖存器延遲1 個(gè)時(shí) 鐘周期，經(jīng)三級(jí)延遲1.5 個(gè)周期，經(jīng)四級(jí)延遲2 個(gè)時(shí)鐘周期，……，依次類推。而時(shí)鐘分頻 電路要實(shí)現(xiàn)可控制的4 分頻或5 分頻，同時(shí)還要使占空比滿足要求，因此，可以通過(guò)相應(yīng)的 控制、反饋邏輯讓輸出時(shí)鐘信號(hào)滿足需要的相位關(guān)系。

3 分頻電路的 CMOS 實(shí)現(xiàn)與仿真

根據(jù)第二部分的分析以及實(shí)際的使用要求，設(shè)計(jì)出如圖2 所示的時(shí)鐘分頻電路，圖中 Mode 為分頻模式選擇信號(hào)：Mode 為低，完成對(duì)輸入時(shí)鐘信號(hào)clkI、clkIN 的4 分頻；Mode 為高，進(jìn)行5 分頻。分頻后時(shí)鐘進(jìn)行后續(xù)的數(shù)據(jù)串并轉(zhuǎn)換使用，因使用角度不同，需要產(chǎn)生 不同的分頻時(shí)鐘。用于移位存儲(chǔ)鏈的時(shí)鐘占空比：Mode 為低，即4 分頻時(shí)為1:3；Mode 為 高，即5 分頻時(shí)為1:4；用作同步輸出的時(shí)鐘占空比均為1:1。

由圖 2 可以看出，時(shí)鐘分頻模塊由一個(gè)類扭環(huán)計(jì)數(shù)器和相應(yīng)組合邏輯、反饋網(wǎng)絡(luò)組成。

類扭環(huán)計(jì)數(shù)器是該電路的核心，其由圖3 所示的鎖存器和輔助邏輯組成。該電路在Mode 信 號(hào)為不同電平時(shí)可以完成對(duì)輸入時(shí)鐘的4 分頻和5 分頻。其工作過(guò)程可分析如下：

當(dāng)控制信號(hào) Mode＝‘0’，即對(duì)時(shí)鐘進(jìn)行4 分頻時(shí)，類扭環(huán)計(jì)數(shù)器的工作路徑是1s→2s →3s→4s→9s→1s，該電路是可以自啟動(dòng)的，假定初時(shí)狀態(tài)為10101，那么其工作過(guò)程為：

至此出現(xiàn)了循環(huán)，從其工作過(guò)程可以看出，分頻后時(shí)鐘的周期是輸入時(shí)鐘的4 倍（8× T/2=4T），即4 分頻。為了實(shí)現(xiàn)相應(yīng)的時(shí)鐘占空比要求，結(jié)合圖2 和上述分析中可知，輸出 時(shí)鐘信號(hào)：

clk_4_5= 2s ，其占空比＝1:1；clk_4_5_N=2s，其占空比＝1:1；

clk_4_5_div_1:1= 4s ，其占空比＝1:1；clk_4_1:3_5_1:4=3s?9s，其占空比＝1:3。

當(dāng)控制信號(hào) Mode＝‘1’，即對(duì)時(shí)鐘進(jìn)行5 分頻時(shí)，類扭環(huán)計(jì)數(shù)器的工作路徑是1s→2s→3s→4s→5s→6s→7s→8s→9s→1s，該電路是可以自啟動(dòng)的，假定初時(shí)狀態(tài)為100101010，那么其工作過(guò)程為：

至此出現(xiàn)了循環(huán)，從其工作過(guò)程可以看出，分頻后時(shí)鐘的周期是輸入時(shí)鐘的5 倍（10 ×T/2=5T），即5 分頻。為了實(shí)現(xiàn)相應(yīng)的時(shí)鐘占空比要求，結(jié)合圖2 和上述分析可知，輸出 時(shí)鐘信號(hào)：

clk_4_5= 2s ，其占空比＝3:2；clk_4_5_N=2s，其占空比＝2:3；

clk_4_5_div_1:1= 4s ，其占空比＝1:1；clk_4_1:3_5_1:4=3s?9s，其占空比＝1:4。

對(duì)于時(shí)鐘信號(hào) clk_4_5 和clk_4_5_N，其占空比應(yīng)為1:1，但此處僅從電路上觀察直接的 功能效果并不能達(dá)到，因此需要在2s 信號(hào)輸出前將其通過(guò)由緩沖器鏈組成的占空比調(diào)整電 路，通過(guò)調(diào)整信號(hào)的上升、下降時(shí)間達(dá)到預(yù)期要求。

采用Cadence 公司的Spectre 仿真工具在SMIC 0.18um CMOS 工藝下對(duì)時(shí)鐘分頻電路進(jìn) 行仿真，可得仿真波形如圖4 和圖5 所示。圖4 所示為核心電路：類扭環(huán)計(jì)數(shù)器的工作波形。 圖5 是類扭環(huán)計(jì)數(shù)器各級(jí)輸出信號(hào)經(jīng)過(guò)組合邏輯后所得到的相應(yīng)分頻后時(shí)鐘信號(hào)。從圖4、 圖5 可以看出，時(shí)鐘分頻結(jié)果與預(yù)期功能要求一致。

4 小結(jié)

本文分析了用于高速收發(fā)系統(tǒng)接收端的時(shí)鐘分頻電路的設(shè)計(jì)，通過(guò)對(duì)扭環(huán)計(jì)數(shù)器計(jì)數(shù)原 理的分析，提出了一種基于類扭環(huán)計(jì)數(shù)器的分頻電路，該電路可以模式可選的實(shí)現(xiàn)奇數(shù)分頻 和偶數(shù)分頻，并根據(jù)實(shí)際需要通過(guò)組合邏輯、反饋網(wǎng)絡(luò)達(dá)到相應(yīng)的占空比。文中給出了該電 路的CMOS實(shí)現(xiàn)，并在SMIC 0.18um CMOS工藝下采用Cadence公司的Spectre進(jìn)行了仿真， 結(jié)果顯示電路可達(dá)到預(yù)期要求。

本文作者創(chuàng)新點(diǎn)：通過(guò)對(duì)扭環(huán)計(jì)數(shù)器原理的分析，提出了一種基于類扭環(huán)計(jì)數(shù)器的分頻電路， 可以模式可選的實(shí)現(xiàn)奇數(shù)和偶數(shù)分頻，并達(dá)到相應(yīng)的占空比。