ARM,DSP,FPGA,CPLD,SOPC,SOC區(qū)別和聯(lián)系

●具有可保證性能的集成存儲器控制邏輯

●提供單片CPLD和可編程PHY方案

由于有這些優(yōu)點,設(shè)計建模成本低,可在設(shè)計過程的任一階段添加設(shè)計或改變引腳輸出,可以很快上市。

CPLD的結(jié)構(gòu)

CPLD是屬於粗粒結(jié)構(gòu)的可編程邏輯器件。它具有豐富的邏輯資源(即邏輯門與寄存器的比例高)和高度靈活的路由資源。CPLD的路由是連接在一起的,而FPGA的路由是分割開的。FPGA可能更靈活,但包括很多跳線,因此速度較CPLD慢。

CPLD以群陣列(array of clusters)的形式排列,由水平和垂直路由通道連接起來。這些路由通道把信號送到器件的引腳上或者傳進來,并且把CPLD內(nèi)部的邏輯群連接起來。

之所以稱作粗粒,是因為,與路由數(shù)量相比,邏輯群要大得到。CPLD的邏輯群比FPGA的基本單元大得多,因此FPGA是細(xì)粒的。

CPLD最基本的單元是宏單元。一個宏單元包含一個寄存器(使用多達16個乘積項作為其輸入)及其它有用特性。

因為每個宏單元用了16個乘積項,因此設(shè)計人員可部署大量的組合邏輯而不用增加額外的路徑。這就是為何CPLD被認(rèn)為是"邏輯豐富"型的。

宏單元以邏輯模塊的形式排列(LB),每個邏輯模塊由16個宏單元組成。宏單元執(zhí)行一個AND操作,然后一個OR操作以實現(xiàn)組合邏輯。

每個邏輯群有8個邏輯模塊,所有邏輯群都連接到同一個可編程互聯(lián)矩陣。

每個群還包含兩個單端口邏輯群存儲器模塊和一個多端口通道存儲器模塊。前者每模塊有8,192b存儲器,后者包含4,096b專用通信存儲器且可配置為單端口、多端口或帶專用控制邏輯的FIFO。

CPLD有什麼好處?

I/O數(shù)量多

CPLD的好處之一是在給定的器件密度上可提供更多的I/O數(shù),有時甚至高達70%。

時序模型簡單CPLD優(yōu)于其它可編程結(jié)構(gòu)之處在于它具有簡單且可預(yù)測的時序模型。這種簡單的時序模型主要應(yīng)歸功于CPLD的粗粒度特性。

CPLD可在給定的時間內(nèi)提供較寬的相等狀態(tài),而與路由無關(guān)。這一能力是設(shè)計成功的關(guān)鍵,不但可加速初始設(shè)計工作,而且可加快設(shè)計調(diào)試過程。

粗粒CPLD結(jié)構(gòu)的優(yōu)點

CPLD是粗粒結(jié)構(gòu),這意味著進出器件的路徑經(jīng)過較少的開關(guān),相應(yīng)地延遲也小。因此,與等效的FPGA相比,CPLD可工作在更高的頻率,具有更好的性能。

CPLD的另一個好處是其軟件編譯快,因為其易于路由的結(jié)構(gòu)使得布放設(shè)計任務(wù)更加容易執(zhí)行。

細(xì)粒FPGA結(jié)構(gòu)的優(yōu)點

FPGA是細(xì)粒結(jié)構(gòu),這意味著每個單元間存在細(xì)粒延遲。如果將少量的邏輯緊密排列在一起,FPGA的速度相當(dāng)快。然而,隨著設(shè)計密度的增加,信號不得不通過許多開關(guān),路由延遲也快速增加,從而削弱了整體性能。CPLD的粗粒結(jié)構(gòu)卻能很好地適應(yīng)這一設(shè)計布局的改變。

靈活的輸出引腳

CPLD的粗粒結(jié)構(gòu)和時序特性可預(yù)測,因此設(shè)計人員在設(shè)計流程的后期仍可以改變輸出引腳,而時序仍保持不變。

新的CPLD封裝

CPLD有多種密度和封裝類型,包括單芯片自引導(dǎo)方案。自引導(dǎo)方案在單個封裝內(nèi)集成了FLASH存儲器和CPLD,無須外部引導(dǎo)單元,從而可降低設(shè)計復(fù)雜性并節(jié)省板空間。在給定的封裝尺寸內(nèi),有更高的器件密度共享引腳輸出。這就為設(shè)計人員提供了"放大"設(shè)計的便利,而無須更改板上的引腳輸出。

●arm是一種嵌入式芯片，比單片機功能強，可以針對需要增加外設(shè)。類似于通用cpu，但是不包括桌面計算機。

DSP主要用來計算，計算功能很強悍，一般嵌入式芯片用來控制，而DSP用來計算，譬如一般手機有一個arm芯片，主要用來跑界面，應(yīng)用程序，DSP可能有兩個，adsp,mdsp，或一個，主要是加密解密，調(diào)制解調(diào)等。

●ARM其實就是一個知識產(chǎn)權(quán)，ARM公司本身不生產(chǎn)芯片，但是向其它公司提供授權(quán)。

alterA有嵌入ARM內(nèi)核的SOPC芯片，搜搜應(yīng)該能搜的到的。

如果自己設(shè)計一個ARM芯片，顯然是不大可能的，即使設(shè)計出來嵌入式芯片，也不能叫ARM。

當(dāng)然用FPGA設(shè)計簡單的處理器芯片應(yīng)該還是有可能的，好象外國大學(xué)都有這樣的課程設(shè)計，也有很多書籍介紹設(shè)計簡單的處理器芯片的。

感覺處理器芯片主要就是把指令譯碼，分派給不同的功能部件來執(zhí)行工作，如果再加上流水線，預(yù)測執(zhí)行以及存儲器、外設(shè)等等功能，應(yīng)該工作量很大的。

●其實象工作量特別大的運算，一般還是用FPGA/ASIC來實現(xiàn)的，譬如在手機基帶芯片中，碼片級的運算，一般是用FPGA/ASIC，而比特級的運算，應(yīng)該用DSP實現(xiàn)的多。

ADSP

美國模擬器件公司(ADI : Analog Device Instrument)生產(chǎn)的數(shù)字信號處理芯片(DSP:Digital Singal Processor),代表系列有 ADSP Sharc 211xx (低端領(lǐng)域),ADSP TigerSharc 101,201,....(高端領(lǐng)域),ADSP Blackfin 系列(消費電子領(lǐng)域).

ADSP與另外一個著名的德州儀器(TI: Texas Instrument)生產(chǎn)的芯片特點相比較,具有浮點運算強,SIMD(單指令多數(shù)據(jù))編程的優(yōu)勢, 比較新的Blackfin系列比同一級別TI產(chǎn)品功耗低.缺點是ADSP不如TI的C語言編譯優(yōu)化好.TI已經(jīng)普及了C語言的編程,而AD芯片的性能發(fā)揮比較依賴程序員的編程水平.ADSP的Linkport數(shù)據(jù)傳輸能力強是一大特色,但是使用起來不夠穩(wěn)定,調(diào)試難度大.

ADI提供的Visual DSP ++2.0, 3.0, 4.0, 4.5 編程環(huán)境,可以支持軟件人員開發(fā)調(diào)試.

雖然跟單片機不是很相關(guān)，但是文章不錯，小編就整理下~(≧▽≦)/~啦啦啦。