基于單片機(jī)的跳頻控制器的設(shè)計(jì)與實(shí)現(xiàn)
加入技術(shù)交流群
（5）FC把接收數(shù)據(jù)送到FIFO寄存器，然后從FIFO寄存器送到RAI或DM。接收方式時(shí)FC的工作方式和發(fā)送方式時(shí)的相反，即，數(shù)據(jù)以18.3kHz速率注入控制器，并以16kHz速率從控制器讀出。
（6）出現(xiàn)在FC輸出端的串序數(shù)據(jù)加到DM。DM把數(shù)據(jù)變換成模擬信號，并送絉AI。
2.2.3 FPGA在硬件設(shè)計(jì)中的應(yīng)用
由于FPGA器件具有工作速度快、集成度高和現(xiàn)場可編程的優(yōu)點(diǎn)，在本設(shè)計(jì)中，F(xiàn)C模塊、COR模塊、BIS模塊、SYTD模塊和PRG模塊等均由XILINX公司的FPGA芯片設(shè)計(jì)實(shí)現(xiàn)。
2.3 軟件系統(tǒng)的設(shè)計(jì)
在軟件設(shè)計(jì)中，既綜合了系統(tǒng)的功能、懷能要求及硬件電路，又考慮了軟件的易維護(hù)性，采用模塊化結(jié)構(gòu)。整個(gè)軟件設(shè)計(jì)由主程序模塊（MAIN）、公用程序模塊（COM）、發(fā)送程序模塊（TR）、搜索程序模塊（SR）和接收程序模塊（RC）等組成。下面簡要介紹RC模塊中有關(guān)中斷服務(wù)程序的設(shè)計(jì)。系統(tǒng)接收時(shí)，跳頻控制器的主要定時(shí)控制信號時(shí)序示意圖如圖2所示。
87C51FB單片機(jī)的PCA模塊設(shè)置成三個(gè)高速輸出方式和一個(gè)捕獲方式，分別產(chǎn)生HOP信號、W1信號和W2信號及捕獲S4信號。其中，HOP為頻率跳變控制信號，其上升沿指示一個(gè)跳周期的開始；W1為窗口信號，低電平期阻塞數(shù)據(jù)進(jìn)入FC，高電平期接收機(jī)接收數(shù)據(jù)；S4信號指示同步序列已檢出；W2為窗口信號，僅需要同步數(shù)據(jù)期間允許S4信號通過。
HOP、W1和W2信號均以S4信號為基準(zhǔn)，在生次收到S4信號時(shí)進(jìn)行調(diào)整，接收過程所要完成的主要任務(wù)被分別安排在PCA中斷服務(wù)程序中的S4中斷服務(wù)子程度、HOP中斷服務(wù)于程序、W1中斷服務(wù)子程度和W2中斷服務(wù)子程度中進(jìn)行。PCA中斷服務(wù)程序流程如圖3所示。
3 結(jié)束語
本文介紹的跳頻控制器已被成功地應(yīng)用于超短波跳頻通信系統(tǒng)中，性能穩(wěn)定可靠。
評論