基于PM3388和FPGA的網(wǎng)絡(luò)接口的研究設(shè)計(jì)

　　4 系統(tǒng)調(diào)試

　　FPGA的調(diào)試包括輸入FPGA和輸出FPGA兩部分，主要檢查FPGA的焊接、時(shí)鐘和程序下載等是否正確，調(diào)試方法是用VHDL編寫一個(gè)計(jì)數(shù)器的程序，用JTAG下載到FPGA中，利用SignalTap軟件和指示燈測試FPGA是否工作正常。實(shí)現(xiàn)系統(tǒng)輸入輸出處理功能的大規(guī)模VHDL程序的調(diào)試放在整個(gè)線路接口卡的調(diào)試中進(jìn)行。

　　PM3388芯片是千兆線路接口卡完成MAC層控制功能的芯片，其調(diào)試是整個(gè)千兆線路接口卡調(diào)試的重點(diǎn)。PM3388芯片的調(diào)試需要板級(jí)處理機(jī)軟件、板級(jí)處理機(jī)、輸入輸出FPGA和網(wǎng)絡(luò)測試儀配合，調(diào)試內(nèi)容依次為寄存器配置、PL4系統(tǒng)側(cè)環(huán)回、SERDES系統(tǒng)側(cè)環(huán)回、SERDES線路側(cè)環(huán)回、PL4線路側(cè)環(huán)回。

　　PM3388芯片寄存器配置的調(diào)試過程為：首先往一個(gè)可讀寫寄存器（選擇地址為0x6的寄存器）中寫入一個(gè)數(shù)，再讀出來比較是否正確，如果不正確，通過SignalTap軟件分別抓輸出FPGA與PM3388芯片的微處理機(jī)接口的讀寫控制信號(hào)，確定錯(cuò)誤是發(fā)生在寫操作還是讀操作上，排除錯(cuò)誤。單個(gè)寄存器的配置調(diào)試通過后，再進(jìn)行多個(gè)寄存器的連續(xù)配置，調(diào)試方法是配置PM3388進(jìn)入不同工作模式，通過檢查狀態(tài)寄存器的值判斷是否配置成功，如果不成功，檢查相鄰寄存器的配置是否發(fā)生了干擾，通過SIGNALTAP軟件查看邏輯和時(shí)序問題,再加以解決。

　　而PL4系統(tǒng)側(cè)環(huán)回主要是為了驗(yàn)證輸出FPGA與PM3388的輸入PL4接口、輸入FPGA與PM3388的輸出PL4接口是否正常，調(diào)試方法是使用板級(jí)處理機(jī)向輸出處理FPGA發(fā)送協(xié)議包，輸出處理FPGA再把該數(shù)據(jù)包發(fā)送到PM3388的PL4接口的接收側(cè)，接收側(cè)把該數(shù)據(jù)包環(huán)回到PL4接口的發(fā)送側(cè)，從發(fā)送側(cè)發(fā)送到輸入處理FPGA，最后該數(shù)據(jù)包被板級(jí)處理機(jī)讀回來進(jìn)行比較。調(diào)試中發(fā)生的錯(cuò)誤可以通過PM3388內(nèi)部的統(tǒng)計(jì)寄存器和SIGNALTAP軟件進(jìn)行定位，再采取相應(yīng)的措施排除錯(cuò)誤；

　　5 總結(jié)

　　本文的創(chuàng)新點(diǎn)在于采用合理的設(shè)計(jì)方案和調(diào)試方案，完成了十接口千兆線路接口卡的設(shè)計(jì)與實(shí)現(xiàn)，研制的千兆線路接口卡完全滿足了T比特路由器項(xiàng)目對(duì)十接口千兆線路接口卡設(shè)計(jì)的功能與性能要求。采用FPGA設(shè)計(jì)并實(shí)現(xiàn)了十接口千兆以太網(wǎng)線路接口卡設(shè)計(jì)與實(shí)現(xiàn)中的幀重組與加速功能，能夠提供更高的帶寬，具有更好的加速性能。

　　參考

　　1 譚章熹，林闖，任豐源，周文江，“網(wǎng)絡(luò)處理器的分析與研究”，軟件學(xué)報(bào)，vol14，2003

　　2 G. Jennes, G. Leduc and M. Tufail, “A Scheduler for Relative Delay Service Differentiation,”Annals of Telecommunications, vol. 571-2, 2002

　　3 陸增援，劉樹彬，宋健等，“寬帶網(wǎng)絡(luò)接口板的設(shè)計(jì)與實(shí)現(xiàn)”，中國科學(xué)技術(shù)大學(xué)學(xué)報(bào)，vol 33（2），2003.4

　　4 李長勝　龍文, 基于FPGA的高速硬件防火墻報(bào)文檢測系統(tǒng)設(shè)計(jì)《微計(jì)算機(jī)信息》2006,NO.1-2,P166