基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器

　　3．2 蝶形運算模塊

　　蝶算模塊由一個復(fù)數(shù)加法器，一個復(fù)數(shù)減法器和一個旋轉(zhuǎn)因子的復(fù)數(shù)乘法器構(gòu)成，如圖6所示。

　　旋轉(zhuǎn)因子乘法器通常由4次實數(shù)乘法和2次加／減法運算實現(xiàn)，但因為cos和sin的值可以預(yù)先存儲，通過下面的算法可以簡化復(fù)數(shù)乘法器：

　?。?）存儲如下三個系數(shù)：C，C+S，C-S

　?。?）計算：E=X-Y和Z=C*E=C*（X-Y）

　?。?）用R=（C-S）*Y+Z，I=（C+S）*X-Z，

　　得到需要的結(jié)果。

　　這種算法使用了3次乘法，1次加法和2次減法，但是需要使用存儲3個表的ROM資源。

　　設(shè)計中數(shù)據(jù)的輸入為16位復(fù)數(shù)，所以將旋轉(zhuǎn)因子cos(2kπ／N)，sin(2kπ／N)量化成帶符號數(shù)的16位二進制數(shù)后，存儲到ROM中，由于值域不同，需要注意C+S和C-S的表要比C表多1位精度。

　　運算后的結(jié)果需要除以量化時乘以的倍數(shù)16b011111llllllllll。具體實現(xiàn)時由于除法運算在FPGA器件需要消耗較多的資源，設(shè)計中采用二進制數(shù)移位的方法來實現(xiàn)除法運算。為了防止數(shù)據(jù)溢出，設(shè)計對輸出結(jié)果除以2。圖7為蝶形運算模塊的RTL級結(jié)構(gòu)圖。

　　3．3 倒序輸出模塊

　　由頻域抽取的基-2算法可知，運算結(jié)果需要倒序輸出。可以先將結(jié)果存儲到RAM中，然后使用O～255的二進制數(shù)倒序產(chǎn)生RAM讀取地址，依次將結(jié)果讀出，其中實現(xiàn)一個8位二進制數(shù)倒序的算法如下：

　　(1)將8位數(shù)字的相鄰兩位交換位置；

　　(2)將相鄰的兩位看作1組，相鄰兩組交換位置；

　　(3)將相鄰的4位看作1組，相鄰兩組交換位置。

　　經(jīng)過這樣的交換位置后，輸出即為原來8位二進制數(shù)的倒序。

　　舉例對于8位二進制數(shù)10110110來說，第一次交換位置的結(jié)果是01111001，第二次交換位置的結(jié)果是11010110，最后交換位置的結(jié)果是01101101?？梢娬檬窃瓉頂?shù)字的倒序。