基于FPGA的并行多通道激勵信號產(chǎn)生模塊

　　引 言

　　并行測試的實現(xiàn)途徑分為軟件方式和硬件方式。用軟件方式實現(xiàn)并行測試，關(guān)鍵是對測試任務(wù)的分解和調(diào)度，但可能會產(chǎn)生競爭或者死鎖現(xiàn)象。因此，在測試資源有限并且任務(wù)分解和調(diào)度算法不成熟的情況下，用軟件實現(xiàn)并行測試會很困難。用硬件方式實現(xiàn)并行測試時，需要通過提供充足的測試資源來滿足并行測試的需求，而并行測試過程中激勵資源不足同樣會造成任務(wù)分解和調(diào)度難度增加，甚至導致競爭和死鎖，影響并行測試實現(xiàn)。因此，對多通道并行激勵信號的需求也是影響并行測試的關(guān)鍵因素。

　　1 并行測試技術(shù)

　　并行測試技術(shù)是把并行技術(shù)引入測試領(lǐng)域中，可以較好地完成同時對多個被測對象(UUT)任務(wù)進行測試的一種先進的測試方法和技術(shù)，屬于下一代測試技術(shù)范疇，是支撐NxTest ATS的新技術(shù)之一。它根植于并行處理技術(shù)，其宏觀表現(xiàn)為：在并行測試程序的控制下對多個被測對象(UUTs)同時測試。相比傳統(tǒng)順序測試技術(shù)，它通過對系統(tǒng)資源的優(yōu)化利用，可以大幅度提高測試效能及測試質(zhì)量，提高測試資源利用率，降低整個武器裝備測試成本。因此，研究并行測試技術(shù)對我國測試技術(shù)的發(fā)展和提高武器裝備戰(zhàn)時的快速維護保障能力具有重要意義。

　　2 多通道波形產(chǎn)生模塊

　　設(shè)計采用Altera公司的EP2C35作為整個系統(tǒng)的控制芯片，承擔整個并行多通道信號產(chǎn)生模塊的控制工作，內(nèi)部主要包括Nios II嵌入式軟核、波形產(chǎn)生控制器、PCI控制器等。

　　多通道波形產(chǎn)生模塊主要包括4個子模塊，分別為波形產(chǎn)生控制模塊、信號產(chǎn)生模塊、同步電路模塊和調(diào)理輸出模塊。波形產(chǎn)生模塊采用DDS技術(shù)，該技術(shù)產(chǎn)生的波形具備波形頻譜純凈，穩(wěn)定度高，切換時間短，頻率、相位和幅度可調(diào)等特點。設(shè)計中采用ADI公司的AD9854芯片來實現(xiàn)此模塊的功能。

　　波形產(chǎn)生模塊為4個通道，各通道之間相互獨立，且可以在不影響其他通道工作的情況下獨立地發(fā)起或者終止輸出。同時為了滿足測試系統(tǒng)對多路同步激勵的需求，模塊還需具備多通道同步的能力，并可以配置同步的通道數(shù)量及各通道間相互信號關(guān)系。輸出激勵的控制命令信號經(jīng)PCI總線傳輸?shù)?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/FPGA">FPGA中，FPGA將接收到的命令經(jīng)過解析后分別送入同步模塊、DDS信號產(chǎn)生模塊和調(diào)理輸出模塊。各通道的DDS信號產(chǎn)生模塊接收到控制命令后與同步模塊配合產(chǎn)生同步或者異步激勵，最后由調(diào)理輸出模塊實現(xiàn)輸出波形的濾波和幅度控制。圖1為多通道波形產(chǎn)生模塊硬件設(shè)計原理框圖。