FPGA技術(shù)在雷達信號模擬器中的應(yīng)用

　　2.2 各種體制雷達信號的實現(xiàn)方法

　　簡單脈沖調(diào)制和重頻調(diào)制雷達信號的實現(xiàn)方法比較簡單，這里只描述頻率捷變雷達信號、線性調(diào)頻雷達信號和相位編碼雷達信號的實現(xiàn)方法，并給出相應(yīng)的QUARTUS仿真結(jié)果。

　　(1)頻率捷變雷達信號

　　頻率捷變信號與常規(guī)雷達信號相比，只是頻率發(fā)生了變化，而其他參數(shù)不變，其既可以實現(xiàn)脈間捷變，也可以實現(xiàn)脈組捷變。當(dāng)脈間捷變時，只需要在每個調(diào)制脈沖期間設(shè)置不同的頻率控制字即可；脈組捷變是在一組脈沖周期內(nèi)為一個頻率控制字，而在另一組脈沖周期內(nèi)為另一個頻率控制字，根據(jù)頻率捷變數(shù)量循環(huán)使用頻率控制字。圖4所示是只有2個頻率的脈間捷變信號的相位累加器輸出的仿真結(jié)果，為了便于觀察，2個頻率對應(yīng)的頻率控制字分別定為240和15。

　　(2)線性調(diào)頻雷達信號

　　產(chǎn)生線性調(diào)頻是在普通的DDS核前面增加了一級頻率累加器，定期改變頻率控制字，從而改變輸出信號的頻率。如果頻率增量字是一個恒定的值，則輸出信號為線性調(diào)頻信號；如果頻率增量字是一個變化的值，則輸出信號為非線性調(diào)頻信號。圖5所示為線性調(diào)頻信號的仿真結(jié)果。

　　(3)相位編碼雷達信號

　　圖6所示為5位二相編碼信號的仿真結(jié)果，其編碼順序是“+ + + - +”，其相位分別在“+ → -”和“-→ +”時發(fā)生180°的相位跳變。

　　本文基于軟件無線電的思想，通過在FPGA中實現(xiàn)一個完全的DDS內(nèi)核，實現(xiàn)多種雷達信號的產(chǎn)生，產(chǎn)生的雷達信號完全能夠滿足各種雷達信號處理實驗的要求。文中討論了各種信號獨立產(chǎn)生的方法，如果將DDS內(nèi)核中的正弦表設(shè)計成雙端口存儲器，還可以實現(xiàn)任意波形和多種組合波形的產(chǎn)生。

　　參考文獻

　　[1] 徐袆，姜暉，崔琛.通信電子技術(shù)[M].西安:西安電子科技大學(xué)出版社，2002.

　　[2] 何立民.單片機應(yīng)用系統(tǒng)設(shè)計[M]，北京:北京航空航天大學(xué)出版社，2002.

　　[3] 宋萬杰,羅杰，吳順君.CPLD技術(shù)及其應(yīng)用[M].西安: 西安電子科技大學(xué)出版社，2000.

　　[4] 王誠，吳繼華，范麗珍，等. Altera FPGA/CPLD 設(shè)計[M]. 北京：人民郵電出版社，2005.

　　[5] 奧本海姆 A V, 謝弗R W. 離散時間信號處理[M]. 西安:西安交通大學(xué)出版社，2001.