對基于FPGA的作戰(zhàn)系統(tǒng)時統(tǒng)的研究與設(shè)計

　　O 引言

　　作戰(zhàn)系統(tǒng)時間的統(tǒng)一同步(時統(tǒng))的重要性越來越得到重視，只有保證整個系統(tǒng)處在同一時間的基準(zhǔn)上，才能實現(xiàn)真正意義上的以網(wǎng)絡(luò)為中心的信息戰(zhàn)、以精確制導(dǎo)武器系統(tǒng)對抗和以協(xié)同作戰(zhàn)方式為主的現(xiàn)代化戰(zhàn)爭。另外由于不同的作戰(zhàn)系統(tǒng)對時統(tǒng)有著不同要求，因此對時統(tǒng)接收處理模塊(簡稱時統(tǒng)模塊)有著較高要求。利用FPGA的強大功能及靈活性設(shè)計的時統(tǒng)模塊能夠很好地實現(xiàn)以上要求。

　　FPGA為大規(guī)?？删幊踢壿嬈骷哂芯幊谭奖?、集成度高、速度快等特點，可反復(fù)編程、擦除、使用，在不改變硬件設(shè)計的情況下，可實現(xiàn)不同的功能需求。在FPGA中可完成各種時統(tǒng)功能設(shè)計。

　　1 原理

　　目前時統(tǒng)模塊主要應(yīng)用于Compact PCI(CPCI)系統(tǒng)，因此該時統(tǒng)模塊為CPCI總線模塊。其主要由總線橋接電路、FPGA、外圍接口電路部分組成，如圖1所示。接口電路采用MAXl490實現(xiàn)對時統(tǒng)輸入信號(授時信號)的接收及轉(zhuǎn)換。將差分信號轉(zhuǎn)換成TTL電平信號提供給FPGA處理，另外將FPGA輸出的TTL電平信號轉(zhuǎn)換成差分信號作為時統(tǒng)信號提供給其它設(shè)備。

　　橋接電路采用PCI9052，實現(xiàn)CPCI總線到局部總線的過渡，并將中斷信號通過CPCI總線的中斷信號線送給CPU主板。CPU主板收到時統(tǒng)模塊的中斷請求后，做出響應(yīng)，系統(tǒng)軟件根據(jù)中斷響應(yīng)輸出時間信息。

　　FPGA選用Altera公司MAX70O0S系列中的EPM7256SRl208—10，這是工業(yè)界中速度最快的高集成度可編程邏輯器件，具有5000個可用門和1256個宏單元，可滿足設(shè)計需要。設(shè)計中，F(xiàn)PGA實現(xiàn)了對TTL電平時統(tǒng)信號的各種處理，主要包括中斷控制、信號輸出、守時、時間精度等功能。見圖2所示。

　　下面具體介紹FPGA內(nèi)部各主要功能的設(shè)計。