可編程芯片：拼合成一個模擬解決方案

　　未來

　　對未來的觀點來自于佐治亞州技術(shù)學(xué)院的一個持續(xù)的研究項目，Paul Hasler是電子工程與計算機(jī)科學(xué)教授，他對FPAA有十年的研究?，F(xiàn)在的項目包括用大約1000個模擬元件和構(gòu)成100個計算模擬塊的成千個開關(guān)級器件，構(gòu)建大型的陣列。Hasler稱：“這些芯片的容量可能10倍于現(xiàn)有的商用可編程模擬陣列。對于模擬信號處理性能，我們能夠在一只芯片中，放入相當(dāng)于1 teraMAC（萬億次乘法/加法指令） 的信號處理能力，功耗為數(shù)百毫瓦。”Hasler與他的團(tuán)隊已用模擬信號處理的隱喻建立了一個完整的設(shè)計流，沒有芯片設(shè)計的細(xì)節(jié)。Hasler說：“我們最大的芯片之一有大約10萬個可編程參數(shù)。你不可能手工處理這種等級的復(fù)雜性，因此我們對編程采用一種塊級的信號處理隱喻方法?！?BR>
　　即便如此，F(xiàn)PAA的巨大復(fù)雜性還是需要一種類似ASIC的設(shè)計流。試圖在試驗板上調(diào)試一個1000只元件的模擬設(shè)計是毫無希望的。因此FPAA流采用了兩級仿真。流程開始于Simulink和計算元件庫，Hasler的團(tuán)隊為它建立了Spice網(wǎng)表。用戶可以在Simulink上作系統(tǒng)仿真，然后轉(zhuǎn)而建立一個Spice網(wǎng)表，后者送至一個芯片編譯器，產(chǎn)生等效于FPGA編程的文件。Hasler說：“我們可以編譯大多數(shù)合法的Spice網(wǎng)表，但并非所有網(wǎng)表都能得到有效的設(shè)計。在Spice級，用戶必須學(xué)習(xí)如何使用工具來做出最佳使用的硅片。在Simulink級，這種工作主要是在庫中完成?！爆F(xiàn)在，該團(tuán)隊正在開發(fā)可以提取Spice網(wǎng)表的工具，可提供開關(guān)級編程文件中的準(zhǔn)確寄生參數(shù)，并且可以做布局與源文件之間的比較工作。Hasler補(bǔ)充說：“將反向標(biāo)注全部返歸Simulink級會有一點復(fù)雜。”

　　這種流程可能就是未來，哪怕是對簡單得多的元件。Cadence公司混合信號仿真營銷總監(jiān)John Pierce如是說：“傳統(tǒng)方案也不會做得更多了，即使對固定功能器件。當(dāng)把可編程元件集成到系統(tǒng)中，你必須看發(fā)生了什么事，而不只是如何對其編程。”

　　Pierce繼續(xù)說，還有些問題有待解決。直覺上，一個板級仿真的正確起點應(yīng)是在Matlab或類似工具中。然而，從一個傳輸函數(shù)視圖到一個交換陣列不是件簡單的事。甚至在電路仿真級就會出現(xiàn)問題。他說：“Verilog-A或SystemVerilog都不希望你在運行中改變配置寄存器的設(shè)定?！钡牵绻阍噲D將配置寄存器和模擬開關(guān)也模型化，成為器件網(wǎng)表的一部分，那么仿真可能迅速膨脹，尤其是采用開關(guān)電容技術(shù)時。Pierce說：“在一個系統(tǒng)環(huán)境中仿真可編程模擬器件的技術(shù)確實存在。而挑戰(zhàn)在于將它們帶入到我們的Verilog-AMS（模擬/混合信號）領(lǐng)域中。”