利用低成本FPGA設(shè)計(jì)下一代游戲控制臺(tái)

基于平臺(tái)的游戲控制臺(tái)設(shè)計(jì)考慮因素

FPGA可以幫助系統(tǒng)設(shè)計(jì)者盡可能地節(jié)約成本并提供最大的靈活性，這是由基于平臺(tái)方法通過提供以下設(shè)計(jì)方針來實(shí)現(xiàn)的。

需求和模型可隨著區(qū)域而變化：針對多個(gè)標(biāo)準(zhǔn)和格式提供可編程支持能加快產(chǎn)品上市時(shí)間；低成本和可靠的設(shè)計(jì)：集成全部的系統(tǒng)I/O接口、控制邏輯和調(diào)試功能，以支持連接至HDD和內(nèi)部存儲(chǔ)器的ASIC/ASSP芯片組的橋接功能，定制的用戶接口邏輯可降低在新產(chǎn)品中的風(fēng)險(xiǎn)；在最終測試期間和現(xiàn)場的安全編程能夠?qū)崿F(xiàn)對多種標(biāo)準(zhǔn)的支持、協(xié)處理算法的增量升級(jí)以及易于對新功能進(jìn)行測試。

帶有嵌入式DSP解決方案的FPGA

在選擇面向平臺(tái)的可編程器件時(shí)，通常需考慮三種電路要求：面向協(xié)處理功能的嵌入式DSP的功能和性能、查找表(LUT)以及RAM塊(EBR)，這種協(xié)處理功能利用并行方法，針對具體應(yīng)用以最優(yōu)成本對功能和性能進(jìn)行裁剪。低電壓差分信號(hào)(LVDS)和串行解串器(SERDES)可支持高速芯片至芯片接口，如HyperTransport、PCI Express或串行RapidIO。能夠安全地保護(hù)知識(shí)產(chǎn)權(quán)。

圖2顯示了一個(gè)滿足這些要求的FPGA解決方案。FPGA被連接到主CPU、圖像處理芯片、用戶接口和諸如無線以太網(wǎng)的其它關(guān)鍵ASSP。FPGA模塊執(zhí)行協(xié)處理功能和硬件加速，并具有實(shí)現(xiàn)未來功能所必需的定制邏輯，這些功能是針對用戶接口或控制臺(tái)的其它部分。

圖2：可重構(gòu)FPGA能支持多個(gè)I/O標(biāo)準(zhǔn)、高速接口以及針對硬件加速的協(xié)處理算法。

DSP協(xié)處理和硬件加速

盡管低成本FPGA通常工作在小于300MHz的系統(tǒng)時(shí)鐘頻率下，但通過并行地執(zhí)行串行功能仍然可實(shí)現(xiàn)很高的DSP吞吐量(63,000MMAC)。例如，某個(gè)應(yīng)用要求具有100MS/s采樣率的32抽頭FIR濾波器，那么需要帶有4個(gè)乘法器的通用DSP處理器以800MHz計(jì)算乘累加。具有32個(gè)乘法器的FPGA能夠在100MHz實(shí)現(xiàn)相同的濾波器。

與乘法器一樣，能夠靈活地利用FPGA的并行特性有益于存儲(chǔ)器訪問。片上分布式存儲(chǔ)器可用來構(gòu)建小容量高性能臨時(shí)存儲(chǔ)器，而片上嵌入式存儲(chǔ)塊可用來構(gòu)建大容量高性能存儲(chǔ)器。DDR DRAM等片外存儲(chǔ)器則可以提供大容量、高性能存儲(chǔ)器。