非多路復(fù)用與多路復(fù)用總線轉(zhuǎn)換橋的設(shè)計(jì)與實(shí)現(xiàn)

摘要：提出了一種新穎的非多路復(fù)用總線與多路復(fù)用總線的轉(zhuǎn)換接口電路。以兩種總線的典型代表芯片ＴＭＳ３２０Ｆ２０６與ＳＪＡ１０００為例，分析了各自時(shí)序的特點(diǎn)，詳細(xì)論述了兩種總線之間轉(zhuǎn)換的關(guān)鍵：讀、寫周期的使能信號(hào)和起始基準(zhǔn)的確定，并采用復(fù)雜可編程器件ＣＰＬＤ實(shí)現(xiàn)。 關(guān)鍵詞：非多路復(fù)用總線 多路復(fù)用總線 時(shí)序 CPLD DSP 微處理器對(duì)外并行總線接口方式一般分為兩種，一種為多路復(fù)用方式，數(shù)據(jù)與地址采用共用引腳，分時(shí)傳輸；另一種是非多路復(fù)用方式，數(shù)據(jù)與地址采用分離引腳，同時(shí)傳輸。目前國(guó)內(nèi)應(yīng)用廣泛的ＭＣＳ１９６和ＭＣＳ５１系列微處理器采用多路復(fù)用總線，設(shè)計(jì)電路時(shí)應(yīng)考慮如何將數(shù)據(jù)和地址從總線上分離出來，與存儲(chǔ)器、外圍接口芯片的數(shù)據(jù)和地址引腳連接。一般利用ＡＬＥ（地址鎖存）信號(hào)觸發(fā)鎖存器（７４ＬＳ３７３）將地址與數(shù)據(jù)信號(hào)分離出來。近幾年來，隨著低價(jià)位ＤＳＰ芯片的出現(xiàn)，ＤＳＰ芯片已被廣泛應(yīng)用到控制與測(cè)量領(lǐng)域中。國(guó)內(nèi)使用的ＤＳＰ芯片以ＴＩ公司的ＴＭＳ３２０系列為主流。這種微處理器對(duì)外的數(shù)據(jù)和地址總線接口方式為非多路復(fù)用方式，不能與多路復(fù)用方式的外圍接口芯片（如ＣＡＮ控制器ＳＪＡ１０００）直接相連。國(guó)內(nèi)和國(guó)外也沒有一款專用集成電路芯片來實(shí)現(xiàn)非多路復(fù)用方式到多路復(fù)用方式的轉(zhuǎn)換。參考文獻(xiàn)１提出了一種轉(zhuǎn)換方法，是將ＤＳＰ的數(shù)據(jù)線作為ＣＡＮ控制器的數(shù)據(jù)地址復(fù)用線，用ＤＳＰ的地址線Ａ０作為地址、數(shù)據(jù)選擇線。Ａ０＝１時(shí)，地址有效；Ａ０＝０時(shí)，數(shù)據(jù)有效，即用奇數(shù)地址傳送地址，用偶數(shù)地址傳送數(shù)據(jù)。雖然此方法實(shí)現(xiàn)起來電路簡(jiǎn)單，但在編程時(shí)卻需要考慮發(fā)送的數(shù)據(jù)何時(shí)作為ＣＡＮ控制器的地址，何時(shí)作為ＣＡＮ控制器的數(shù)據(jù)，沒有從根本上解決非多路復(fù)用方式到多路復(fù)用方式的轉(zhuǎn)換。本文以ＴＭＳ３２０Ｆ２０６與ＳＪＡ１０００的連接為例，采用復(fù)雜可編程邏輯器件ＣＰＬＤ，完成了用硬件來實(shí)現(xiàn)非多路復(fù)用方式到多路復(fù)用方式的轉(zhuǎn)換。 １ 多路復(fù)用總線的信號(hào)和時(shí)序 １．１ ＳＪＡ１０００接口的主要信號(hào)說明 ＣＡＮ控制器ＳＪＡ１０００提供的微處理器接口方式為典型ＩＮＴＥＬ或ＭＯＴＯＲＯＬＡ地址數(shù)據(jù)多路復(fù)用總線模式，主要信號(hào)有地址數(shù)據(jù)信號(hào)ＡＤ７～ＡＤ０、地址選通信號(hào)ＡＬＥ、片選信號(hào)ＣＳ、讀信號(hào)ＲＤ、寫信號(hào)ＷＲ、模式選擇信號(hào)ＭＯＤＥ。當(dāng)ＭＯＤＥ＝１時(shí)，為ＩＮＴＥＬ模式；當(dāng)ＭＯＤＥ＝０時(shí)，為ＭＯＴＯＲＯＬＡ模式。本文描述的地址數(shù)據(jù)多路復(fù)用總線模式均為ＩＮＴＥＬ模式。圖１和圖２分別為ＩＮＴＥＬ模式讀、寫周期時(shí)序。ＡＤ７～ＡＤ０引腳在ＡＬＥ有效時(shí)，傳送的是地址信號(hào)；在ＲＤ或ＷＲ有效時(shí)，傳輸?shù)氖菙?shù)據(jù)信號(hào)。 圖1和圖2 １．２ ＳＪＡ１０００的時(shí)序分析 以ＳＪＡ１０００的讀時(shí)序?yàn)槔M(jìn)行說明。在設(shè)計(jì)轉(zhuǎn)換橋時(shí)，多路復(fù)用總線的各信號(hào)必須滿足如下時(shí)間參數(shù)要求：ＡＬＥ的脈沖寬度（ｔＷＡＬ）最小為８ｎｓ；地址信號(hào)（Ａ０～Ａ７）建立到ＡＬＥ變?yōu)榈碗娖剿钑r(shí)間（ｔｓｕＡ－ＡＬ）最小為８ｎｓ；ＲＤ的有效脈寬（ｔＷＲ）最小為４０ｎｓ；ＲＤ為低電平到數(shù)據(jù)信號(hào)Ｄ７～Ｄ０有效所需時(shí)間ｔＲＬＯＶ最大為５０ｎｓ；ＲＤ變?yōu)楦唠娖降降刂窋?shù)據(jù)線釋放（即高阻狀態(tài)）所需時(shí)間ｔＲＨＤＺ最大為３０ｎｓ。 ２ 非多路復(fù)用總線的信號(hào)和時(shí)序 ２．１ ＴＳＭ３２０Ｆ２０６接口的主要信號(hào)說明 ＴＳＭ３２０Ｆ２０６的總線接口方式采用地址和數(shù)據(jù)分離的形式。其主要信號(hào)有地址信號(hào)Ａ０～Ａ１５、數(shù)據(jù)信號(hào)Ｄ０～Ｄ１５、讀信號(hào)ＲＥ、寫信號(hào)ＷＥ、閘門信號(hào)ＳＴＲＢ、Ｉ／Ｏ空間選擇信號(hào)ＩＳ、數(shù)據(jù)存儲(chǔ)器選擇信號(hào)ＤＳ、程序存儲(chǔ)器選擇信號(hào)ＰＳ、機(jī)器時(shí)鐘輸出信號(hào)ＣＬＫＯＵＴ１。當(dāng)對(duì)外部數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器或Ｉ／Ｏ空間訪問時(shí)，ＳＴＲＢ有效；當(dāng)對(duì)外部Ｉ／Ｏ訪問時(shí)（即程序中使用ＰＯＲＴＲ和ＰＯＲＴＷ指令），ＩＳ有效。 ２．２ ＴＳＭ３２０Ｆ２０６的Ｉ／Ｏ時(shí)序分析 ＴＭＳ３２０Ｆ２０６的讀寫時(shí)序如圖３和圖４所示。Ｉ／Ｏ的讀或?qū)懝ぷ髦芷谝话阍趦蓚€(gè)機(jī)器周期內(nèi)完成。在此期間，ＩＳ信號(hào)和地址信號(hào)一直保持有效；閘門信號(hào)ＳＴＲＢ發(fā)生在第一個(gè)機(jī)器周期有效后并保持一個(gè)機(jī)器周期以上；ＲＥ和ＷＥ有效時(shí)，數(shù)據(jù)有效。兩次連續(xù)的寫操作（如圖４所示）時(shí)，ＷＥ的有效間隔時(shí)間ｔＷ（ＷＨ）最小為（２Ｈ－４）ｎｓ，而兩次連續(xù)的讀操作（如圖３所示）時(shí)，ＲＥ的有效間隔時(shí)間ｔＷ（ＲＤＨ）為（Ｈ－４）ｎｓ～Ｈｎｓ，其中Ｈ為０．５倍的機(jī)器時(shí)鐘周期?？梢妼?duì)于連續(xù)的讀、寫操作，ＲＥ、ＷＥ的有效間隔不同，設(shè)計(jì)電路時(shí)應(yīng)注意此細(xì)節(jié)。在連續(xù)的讀或?qū)懖僮鲿r(shí)，ＩＳ信號(hào)一直為有效電平‘０’，無法以此信號(hào)作為產(chǎn)生ＳＪＡ１０００的ＡＬＥ、讀、寫信號(hào)起始基準(zhǔn)；而在寫周期時(shí)，ＳＴＲＢ與ＷＥ的變化始終保持一致，因此在產(chǎn)生ＳＪＡ１０００寫周期時(shí)，可以用ＳＴＲＢ作為ＡＬＥ、ＷＲ產(chǎn)生的起始基準(zhǔn)信號(hào)。但是ＴＳＭ３２０Ｆ２０６在連續(xù)的讀操作時(shí)，ＳＴＲＢ一直保持為低電平，可見在產(chǎn)生ＳＪＡ１０００讀、寫操作周期時(shí)，無法單獨(dú)以它作為ＡＬＥ、ＲＤ信號(hào)產(chǎn)生的起始基準(zhǔn)，需與ＩＳ、ＷＥ、ＲＥ進(jìn)行邏輯組合來作為ＳＪＡ１０００讀、寫操作周期的起始基準(zhǔn)信號(hào)。 ３ ＣＰＬＤ實(shí)現(xiàn)轉(zhuǎn)換橋的設(shè)計(jì)方法 此轉(zhuǎn)換橋如果用中規(guī)模集成電路（７４系列）實(shí)現(xiàn)起來比較復(fù)雜，工作頻率又較高，布線時(shí)若稍不合理，易引起干擾，使得電路工作不穩(wěn)定，因此這里采用高可靠性的復(fù)雜可編程邏輯器件ＣＰＬＤ，用硬件描述語言ＶＨＤＬ來實(shí)現(xiàn)。 ３．１ 轉(zhuǎn)換橋引腳信號(hào)定義 圖５為轉(zhuǎn)換橋的時(shí)序仿真圖，其中轉(zhuǎn)換橋的各引腳信號(hào)與ＴＭＳ３２０Ｆ２０６和ＳＪＡ１０００ｌ引腳信號(hào)的對(duì)應(yīng)為：ｆａｂｌ７接Ａ０～Ａ７；ｆｄｂ７接Ｄ０～Ｄ７；ｆｄｓ接ＩＳ；ｆｓｔｒｂ接ＳＴＲＢ；ｆｗｅ接ＷＥ；ｆｒｄ接ＲＥ；ｆｃｐ接ＣＬＫＯＵＴ１；ａｌｅ接ＡＬＥ；ａｄｂ７接ＡＤ７～ＡＤ０；ｗｒ接ＷＲ；ｒｄ接ＲＤ。 ３．２ ＳＪＡ１０００讀、寫周期使能信號(hào)和起始基準(zhǔn)信號(hào)的確定 轉(zhuǎn)換橋的基準(zhǔn)時(shí)鐘ｆｃｐ為ＴＭＳ３２０Ｆ２０６的機(jī)器時(shí)鐘輸出信號(hào)ＣＬＫＯＵＴ１。ｆｃｐ為２０ＭＨｚ的方波信號(hào)。因?yàn)椋裕停樱常玻埃疲玻埃兜淖x或?qū)懝ぷ髦芷谝话銥橐?、兩個(gè)機(jī)器時(shí)鐘周期，此時(shí)基準(zhǔn)時(shí)鐘ｆｃｐ最多含有四個(gè)邊沿狀態(tài)，無法完成非多路復(fù)用到多路復(fù)用的轉(zhuǎn)換，所以通過軟件等待設(shè)置，使ＴＭＳ３２０Ｆ２０６對(duì)外部總線操作時(shí)，由原來所用的一個(gè)機(jī)器時(shí)鐘周期延長(zhǎng)到四個(gè)機(jī)器時(shí)鐘周期，邊沿狀態(tài)個(gè)數(shù)增加了４倍。另外ｆｃｐ的脈寬為２５ｎｓ，這樣可以保證轉(zhuǎn)換橋輸出的多路復(fù)用總線時(shí)序的時(shí)間參數(shù)滿足ＳＪＡ１０００的時(shí)序要求。從上面的時(shí)序分析中可以確定出ＳＪＡ１０００的讀、寫周期的使能信號(hào)ＩＳ和起始基準(zhǔn)信號(hào)ＳＴＲＢ、ＷＥ、ＲＥ邏輯組合。ＩＳ作為轉(zhuǎn)換橋的片選信號(hào)，當(dāng)ＩＳ為“０”時(shí)，轉(zhuǎn)換橋工作；否則，轉(zhuǎn)換橋的各輸出信號(hào)被懸掛。當(dāng)ＩＳ為“０”、ＳＴＲＢ為“０”、ＷＥ為“０”、ＲＥ為“１”時(shí)，ＤＳＰ開始對(duì)外部Ｉ／Ｏ進(jìn)行寫操作，在后面緊跟的四個(gè)ＤＳＰ機(jī)器時(shí)鐘周期產(chǎn)生出１個(gè)ＳＪＡ１０００的寫周期；當(dāng)ＩＳ為“０”、ＳＴＲＢ為“０”、ＷＥ為“１”、ＲＥ為“１”時(shí)，ＤＳＰ開始對(duì)外部Ｉ／Ｏ進(jìn)行讀操作，在后面緊跟的四個(gè)ＤＳＰ機(jī)器時(shí)鐘周期產(chǎn)生出１個(gè)ＳＪＡ１０００的讀周期。 ３．３ 讀操作轉(zhuǎn)換過程 通過軟件等待設(shè)置，使ＤＳＰ的 Ｉ／Ｏ讀、寫操作需四個(gè)機(jī)器時(shí)鐘周期。在第一個(gè)時(shí)鐘周期的上升沿產(chǎn)生ａｌｅ信號(hào)（脈寬為０．５倍的機(jī)器時(shí)鐘周期），同時(shí)將ＤＳＰ輸入的低八位地址ｆａｂｌ７鎖存并送到地址數(shù)據(jù)復(fù)用總線ａｄｂ７，并保持到第二個(gè)時(shí)鐘周期的上升沿為止，此時(shí)ａｄｂ７為高阻狀態(tài)。第三、第四個(gè)時(shí)鐘周期，ＤＳＰ的讀信號(hào)ｆｒｄ有效，將此信號(hào)直接送到ｒｄ引腳，此時(shí)ａｄｂ７引腳的數(shù)據(jù)直接送給ｆｄｂ７引腳，讀操作結(jié)束。 圖5 轉(zhuǎn)換橋的時(shí)序仿真圖 ３．４ 寫操作轉(zhuǎn)換過程 在寫操作的四個(gè)時(shí)鐘周期中，在第一個(gè)時(shí)鐘周期的上升沿產(chǎn)生ａｌｅ信號(hào)（脈寬為一個(gè)機(jī)器時(shí)鐘周期），同時(shí)將ＤＳＰ輸入的低八位地址ｆａｂｌ７引腳的信號(hào)送到ａｄｂ７上，并保持到第三個(gè)時(shí)鐘周期結(jié)束。在第四個(gè)時(shí)鐘周期的上升沿產(chǎn)生寫信號(hào)ｗｒ（寬度為一個(gè)時(shí)鐘周期），在ＤＳＰ寫信號(hào)ｆｅｗ的上升沿處鎖存數(shù)據(jù)線ｆｄｂ７來的信號(hào)，并將其送到ａｄｂ７引腳上，延時(shí)到第五個(gè)時(shí)鐘周期時(shí)把ａｄｂ７變?yōu)楦咦锠顟B(tài)，寫操作結(jié)束。 本文提出的非多路復(fù)用總線到多路復(fù)用總線轉(zhuǎn)換橋采用了Ｘｉｌｉｎｘ公司的ＣＰＬＤ芯片ＸＣ９５１４４－１５－ＰＱ１００，并使用該公司開發(fā)的集成環(huán)境Ｆｕｎｄａｔｉｏｎ Ｆ３．１ｉ，將其集成為一塊專用芯片。通過大量的實(shí)驗(yàn)測(cè)試，此轉(zhuǎn)換橋工作非常穩(wěn)定，現(xiàn)已應(yīng)用到電力網(wǎng)絡(luò)饋線遠(yuǎn)程終端裝置（ＦＴＵ）中。