DDS芯片AD9832的原理及應(yīng)用

摘要：AD9832是AD公司生產(chǎn)的直接數(shù)字頻率合成器。它體積小、重量輕、操作方便，同時具有極高的頻率辯率。文章介紹了直接數(shù)字頻率合成器（DDS）AD9832的原理，分析了AAD9832的內(nèi)部結(jié)構(gòu)、引腳功能以及在高頻測試儀中的應(yīng)用。

關(guān)鍵詞：直接數(shù)字頻率合成器 DDS AD9832 高頻測試儀

直接數(shù)字頻率合成是一種新的頻率合成技術(shù)和信號產(chǎn)生方法。直接數(shù)字頻率合成器（DDS）具有超高速的頻率轉(zhuǎn)換時間，極高的頻率分辨率和較低的相位噪聲，在頻率改變與調(diào)頻時，DDS器件能夠保持相位的連續(xù)，因此很容易實現(xiàn)頻率、相位和幅度調(diào)制。此外，該器件還具有可編程控制的突出優(yōu)點。因此，直接數(shù)字頻率合成器得到了越來越廣泛的應(yīng)用，成為當今電子系統(tǒng)及設(shè)備中頻率源的首選器件。

1 DDS的基本原理

DDS的原理框圖如圖1所示。圖中相位累加器可在每一個時鐘周期來臨時將頻率控制碼所決定的相位增量Δphase累加一次，如果記數(shù)大于2N，則自動溢出，而只保留后面的N位數(shù)字于累加器中。正弦查詢表ROM用于實現(xiàn)從相位累加器輸出的相位值到正弦幅度值的轉(zhuǎn)換，并根據(jù)輸入到正弦查詢表ROM的相位值取出ROM中與其對應(yīng)的數(shù)字量，然后送到DAC中將其轉(zhuǎn)變?yōu)槟M量，最后通過濾波器輸出一個很純的正弦波信號。

其輸出頻率fout與時鐘頻率fclk及頻率控制碼決定的相位增量Δphase有關(guān)?？捎孟率剿愠觯?/p>

fout=（Δphase/2N）fclk

式中，N是相位累加器的比特數(shù)。根據(jù)采樣定理，DDS的最高輸出頻率應(yīng)小于fclk/2，而實際只能達到40%fclk。

DDS的最小頻率分辨率可由下式給出：

Δfmin=fclk/2N

因此，只要N足夠大，即累加器的位數(shù)具有足夠的長度，以能得以所需的頻率分辨率。

2 AD9832芯片介紹

2.1 AD9832的內(nèi)部結(jié)構(gòu)

AD9832是AD公司生產(chǎn)的一款完整的DDS芯片，它的最高時鐘頻率可達25MHz。其內(nèi)部的功能結(jié)構(gòu)圖如圖2所示。AD9832主要由數(shù)控振蕩器（NCO）和相位調(diào)制器、正弦查詢表以及一個10位數(shù)模轉(zhuǎn)換器（DAC）組成。其中數(shù)控振蕩器和相位調(diào)制器部分包含兩個32位的頻率寄存器、一個32位的相位累加器和四個12位的相位寄存器。

2.2 AD9832的引腳功能

AD9832的主要端口分為數(shù)據(jù)及控制端口、電源端口以及參考和輸出信號端口幾部分。這些端口引腳的功能如下：

MCLK：數(shù)字時鐘輸入端，該時鐘決定了DDS的輸出頻率精度和相位噪聲。

SCLK：串行時鐘信號，數(shù)據(jù)在SCLK的每一個下降沿寫入AD9832。

SDATA：16位串行數(shù)據(jù)輸入端。

FSYNC：數(shù)據(jù)同步信號輸入端，當它為低電平時，表示正在輸入一個新字。

FSELECT：頻率選擇控制器。AD9832有兩個頻率寄存器FREQ0和FREQ1。當FSELECT=0時，選擇FREQ0；當FSELECT=1時，選擇FREQ1?？梢允褂霉苣_FSELECT或位FSELECT來控制選擇使用哪一個寄存器，當使用位FSELECT進行選擇時，管腳FSELECT應(yīng)與DGND相接。

PSEL0，PSEL1：相位選擇控制端。AD9832有四個相位寄存器PHASE0、PHASE1、PHASE2和PHASE3。當PSEL0和PSEL1為00時，選擇PHASE0；為10時，選擇PHASE1；當為01時，選擇PHASE2；為11時，選擇PHASE3。同樣可以用管腳PSEL0，PSEL1或位PSEL0，PSEL1來控制選擇使用哪一個寄存器。當使用位PSEL0，PSEL1時，應(yīng)將管腳PSEL0，PSEL1接DGND。

DVDD：數(shù)字電源端（5V±10%或3.3V±10%）。該端口與DGND之間可接0.1μF的去耦電容。

DGND：數(shù)字地。

AGND：模擬地。

AVDD：模擬電源端（5V±10%或3.3V±10%）該端與AGND之間可接0.1μF的去耦電容。

FS ADJUST：D/A轉(zhuǎn)換器的滿刻度調(diào)整端。它與AGND之間需接一個電阻，D/A轉(zhuǎn)換器的滿刻度輸出電流值與此電阻的大小有關(guān)。

REFIN：參考電壓輸入端。

REFOUT：參考電壓輸出端。

IOUT：高阻抗電流源輸出，使用時必須通過一個負載電阻才能與AGND相連。

COMP：內(nèi)部參考放大器的補償端。

3 AD9832在高頻測試儀中的應(yīng)用

高頻測試儀是針對電力線載波通道高頻參數(shù)測試的設(shè)備，一般用在發(fā)電廠、變電站等場所對高頻通道設(shè)備的高頻參數(shù)進行測試。目前廣泛使用的測試裝置是電平振蕩器和選頻電平表，兩者配合可完成測試工作。

筆者將直接數(shù)字頻率合成技術(shù)引入其中，并采用DSP芯片作為微控制器設(shè)計了一臺集電平振蕩器和選頻電平表于一體的智能化的高頻測試儀。其工作原理是將模擬輸入信號經(jīng)過高速采樣，然后利用DSP的數(shù)字信號處理功能通過軟件編程算法來實現(xiàn)頻率和電平的測量，從而實現(xiàn)選頻電平表的功能。而AD9832和D/A轉(zhuǎn)換芯片構(gòu)成的可控信號源則可實現(xiàn)電平振蕩器的功能，其原理圖如圖3所示。

當DSP向AD9832寫入命令后，AD9832將產(chǎn)生所需頻率的正弦或調(diào)頻調(diào)幅信號，其輸出經(jīng)低通濾波后送入D/A轉(zhuǎn)換器的參考源輸入端以實現(xiàn)輸出信號的幅度。這一信號經(jīng)放大后可以得到一個頻率和幅度均可控的正弦波信號，而反饋回路則可確保輸出值為設(shè)定值。

AD9832有串口和DSP相連，SCLK、SDATA和FSYNC三個管腳用來向AD9832寫入數(shù)據(jù)和控制字。當FSYNC=0時，表示正向AD9832寫入一個新字，并將在下一個SCLK的下降沿讀入第一位，其余的位在隨后的SCLK的下降沿讀入，經(jīng)過16個SCLK下降沿后，置FSYNC=1。在寫頻率/相位寄存器時，前4位用來判斷哪一個目標寄存器，緊接著的4位用來放目標寄存器地址，而低8位所放的則是寫入寄存器的數(shù)據(jù)。AD9832采用32個累加器，其輸出的數(shù)據(jù)在進入正弦查詢表之間被截斷為12位，然后經(jīng)內(nèi)部集成的10位DAC產(chǎn)生模擬信號輸出。其輸出值為fout=FREG×fMclk/2 32，其中FPEG為所選擇的頻率寄存器中所裝入的值。

4 結(jié)束語

DDS作為新型的頻率合成器，可廣泛應(yīng)用于現(xiàn)代通信設(shè)備中。本文介紹的是將AD9832用于高頻測試儀中，該裝置不僅具有優(yōu)良有頻率準確度和穩(wěn)定性，而且體積小、重量、操作簡便。而AD9832作為DDS其中的一款芯片還具有體積小，價格低，功耗小，頻率分頻率高等特點，因此，AD9832的應(yīng)用遠不止上述方面，它必將得到更廣泛的應(yīng)用。