新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計應(yīng)用 > 四冗余通信板的仿真 少不了CAN總線技術(shù)輔助

四冗余通信板的仿真 少不了CAN總線技術(shù)輔助

作者: 時間:2014-02-14 來源:網(wǎng)絡(luò) 收藏

隨著電子技術(shù)、計算機應(yīng)用技術(shù)和EDA技術(shù)的不斷發(fā)展,利用FPGA進行數(shù)字系統(tǒng)的開發(fā)已被廣泛應(yīng)用于通信、航天、醫(yī)療電子、工業(yè)控制等領(lǐng)域,F(xiàn)PGA成為當今硬件設(shè)計的首選方式之一。PC/104是一種專門為嵌入式控制而定義的工業(yè)控制總線,以其獨特的堆棧式結(jié)構(gòu)、低功率等優(yōu)點,得到了廣泛的應(yīng)用。作為主流的現(xiàn)場總線,工業(yè)控制局域網(wǎng)CAN(Controller Area Network)總線抗干擾能力強,易于組網(wǎng),具有非常廣闊的應(yīng)用前景。獨特的PC/104總線與CAN總線的結(jié)合,進一步拓寬了CAN總線的應(yīng)用領(lǐng)域。

本文引用地址:http://m.butianyuan.cn/article/226552.htm

1 基于FPGA的CAN核設(shè)計

本設(shè)計采用了Altera公司的Cyclone III系列FPGA EP3C25,開發(fā)平臺采用了Altera公司的Quartus II軟件。CAN核的設(shè)計以SJA1000功能結(jié)構(gòu)為基礎(chǔ)。

CAN核的功能框圖如圖1所示。該CAN總線控制器IP核,遵循CANbus 2.0標準,其功能和寄存器操作與SJA1000兼容。IP核采用VHDL編碼,并采用容錯設(shè)計,可抑制存儲性器件的數(shù)據(jù)位翻轉(zhuǎn),大大提高了IP核的可靠性。CAN核可在FPGA中實現(xiàn),也可以實現(xiàn)為ASIC。其中包含3個主要模塊:寄存器組(can_registers),位時序邏輯 (can_btl),位流處理器(can_bsp)。

四冗余通信板的仿真 少不了CAN總線技術(shù)輔助

寄存器組(CAN Register):外部微處理器可以通過地址直接訪問這些寄存器。發(fā)送數(shù)據(jù)時,微處理器將要發(fā)送的數(shù)據(jù)寫入發(fā)送緩沖器,置位命令寄存器的發(fā)送請求位來啟動發(fā)送。接收到數(shù)據(jù)后,核心控制器將其存在接收緩沖器,并通知位控制器將其取走。同時,CAN寄存器中還有1個64字節(jié)的接收FIFO,可以1次存儲至少 2個數(shù)據(jù)幀。

位時序邏輯(BTL):用來監(jiān)視CAN總線并處理與CAN總線相關(guān)的位時序。在消息的開始處,當位時序邏輯檢測到總線上由隱性位(recessive)到顯性位(dominant)的跳變時,就會將其內(nèi)部邏輯同步到位流,稱之為硬同步;隨后,在接收消息的過程中,檢測到隱性位到顯性位的跳變時,便會重同步到位流,稱之為軟同步。位時序邏輯還要根據(jù)總線定時寄存器0和總線定時寄存器1的值來決定每個位周期采樣點的位置,以補償傳輸延遲和相位漂移所造成的誤差;同時,根據(jù)總線定時寄存器1的設(shè)置采取相應(yīng)的采樣模式(單次采樣或3次)對總線上的數(shù)據(jù)采樣。

位流處理器 (BSP):根據(jù)其實現(xiàn)的功能分為3個模塊:數(shù)據(jù)接收模塊、數(shù)據(jù)發(fā)送模塊和錯誤處理模塊。數(shù)據(jù)接收模塊將從位時序邏輯送過來的采樣數(shù)據(jù)去除位填充后送到移位寄存器進行串并轉(zhuǎn)換,之后對并行數(shù)據(jù)進行CRC校驗,在消息接收完時發(fā)送應(yīng)答信號,表示接收無誤。最后將接收到的消息的特征碼與驗收屏蔽寄存器的內(nèi)容進行比較,以決定是否將接收的消息寫入接收FIFO。數(shù)據(jù)接收模塊將要發(fā)送的數(shù)據(jù)組成幀并進行CRC計算,之后送入移位寄存器進行并串轉(zhuǎn)換,然后將串行數(shù)據(jù)編碼(位填充)后送到總線上。錯誤監(jiān)視模塊根據(jù)協(xié)議規(guī)范中描述的錯誤監(jiān)視機制檢測系統(tǒng)錯誤,并設(shè)置相應(yīng)的寄存器,通知設(shè)備控制器。模塊根據(jù)協(xié)議描述的12 種錯誤監(jiān)視規(guī)則,在適當情況下對計數(shù)器進行加、減或清除。控制器根據(jù)這兩個計數(shù)器的值以及錯誤限制寄存器的值來決定自己的故障狀態(tài):錯誤激活(Error Active),錯誤認可(Error Passire)或總線關(guān)閉(Bus off On)。2 硬件電路設(shè)計

根據(jù)系統(tǒng)的總體設(shè)計方案,因為現(xiàn)有的CAN總線收發(fā)器最大的工作頻率為1 MHz,在提高CAN的通信速度后,現(xiàn)有的CAN總線收發(fā)器就不能滿足需要了,因此改用RS485收發(fā)器。由于RS485收發(fā)器是差分傳輸,不能完成通信卡的自發(fā)自收功能,因此需要外置的CAN Hub。另外,要進行光纖傳輸,要完成光的邏輯總線結(jié)構(gòu),也需要外置Hub。因此,本硬件設(shè)計分為CAN通信板的設(shè)計和CAN Hub的設(shè)計兩部分。

(1)CAN 通信板硬件電路設(shè)計

CAN通信板的核心器件是FPGA,同時完成“雙光雙電”通信,硬件通信板結(jié)構(gòu)如圖2所示。

四冗余通信板的仿真 少不了CAN總線技術(shù)輔助

作為PC/104系統(tǒng)的模塊,要接在PC/104總線上,所以要在數(shù)據(jù)、地址、控制總線上與PC/104標準規(guī)定的總線標準一致。

本設(shè)計要進行四冗余設(shè)計,在設(shè)計中要添加4個CAN核,選用Altera公司 Cyclone II系列的FPGA EP3C25。

由于PC/104的工作電壓為5 V,而FPGA的工作電壓為3.3 V,因此在PC/104和FPGA之間要加入1個電平轉(zhuǎn)換器74LVC245來保護FPGA。

(2)光收發(fā)電路

本系統(tǒng)的高速光發(fā)射器采用HFBR-1414低功耗高速光發(fā)射器件,其光發(fā)射波長為820 nm。此發(fā)射器能夠與以下4種光纖配合使用:50/125 μm、62.5/125 μm、100/140 μm、200 μm(HCS)。HFBR-1414采用了雙鏡片的光學系統(tǒng),光發(fā)射效率高,當驅(qū)動電流為60 mA時,在50/125 μm光纖上可得到-15 dBm的光功率。光接收器采用HFBR-2412,其內(nèi)部集成了光電二極管、直流電路和開集電極的肖特基晶體管。HFBR-2412光接收器能與光發(fā)射器 HFBR-1414及50/125 μm、62.5/125 μm、100/140 μm、200 μm


上一頁 1 2 3 下一頁

評論


技術(shù)專區(qū)

關(guān)閉