經(jīng)驗竅門：教你設(shè)計低功耗、低噪聲電源電路

在做硬件系統(tǒng)設(shè)計時，需要選擇正確的電源供電芯片，無論是設(shè)計消費數(shù)碼電子還是無線傳感設(shè)備，需要權(quán)衡好產(chǎn)品的各個功能需求。在對噪聲抑制、耗電量、壓降、和電源電壓電流等指標(biāo)做出評估和劃定優(yōu)先級后，才可以進行電源IC的選擇。

每個信號路徑需要“干凈”的電源。電源管理是系統(tǒng)設(shè)計的最后部分。圖1顯示了如何為信號路徑供電的實例系統(tǒng)。

設(shè)計一個需要超低功耗的無線產(chǎn)品，一個3AH的電池要能工作5-6年，這個需要整個通信機制需要有省電的功能，也需要產(chǎn)品本身需要有超低功耗的能力，一個無線產(chǎn)品需要具有超低功耗需要從產(chǎn)品的幾個構(gòu)成部分來分析：

1)電源部分

2)RF部分

3)CPU部分

4)其他部分 這里結(jié)合我的工作做對電源部分的分析：

選擇電源芯片原則：

1)選擇工藝成熟，產(chǎn)品質(zhì)量好，性價比好的廠家產(chǎn)品。

2)選擇工作頻率高的產(chǎn)品，降低周圍器件，降低成本。

3)用封裝小的，但要考慮輸出電流的大小，一般都是小封裝小電流，大封裝大電流

4)選擇技術(shù)支持好的廠家，特別是小公司選擇電源器件時要注意，小公司別人不理睬你

5)選擇資料齊全的，最好有中文的，樣品可以申請的，最好有免費的，供貨周期短的，最好不 要老停產(chǎn)

以上是從大的層面來做分析，包括設(shè)計和采購等方面來考慮。

從技術(shù)要求的層面來分析：

LDO 器件選擇

LDO選擇4個要素：壓差、噪聲、靜態(tài)電流、共模抑制比。

僅僅從省電來說，主要看靜態(tài)電流，有的LDO靜態(tài)電流很小，1UA左右，就是LDO工作時，自身的耗電，這個參數(shù)在省電中很關(guān)鍵，越小肯定越好，但不可能為0，LDO的耗電有兩個指標(biāo)：一個為靜態(tài)電流，一個為SET_OFF電流，要區(qū)分哦!!還有壓差，這個好理解，壓差為0就是很理想的LDO。

我現(xiàn)在用的是S-1206系列，日本的，用日貨，沒有辦法，SOT23，路過的朋友介紹一個國貨給我，質(zhì)量要好的，還有R1180X系列，好像也是日本的。以上都是5ua以下的IQ值。

但是做RF的LDO，就需要考慮：噪聲抑制了，因為RF這玩意對噪聲的敏感度太高了。

電源抑制比PSRR (Power supply ripple rejection ratio))是反映輸出和輸入頻率相同的條件下，LDO輸出對輸入紋波抑制能力的交流參數(shù)。和噪聲(Noise)不同，噪聲通常是指在10Hz至 100kHz頻率范圍內(nèi)，LDO在一定輸入電壓下其輸出電壓噪聲的均方值(RMS)，PSRR的單位是dB，公式如下：PSRR=20 log(△vin/△vout)

電源影響信號路徑性能

并不意外的是，電源影響模擬信號完整性，這最終會影響整體的系統(tǒng)性能。提高信號路徑性能的一種簡單方法是選擇正確的電源。在選擇電源時，影響模擬信號路徑性能的一個關(guān)鍵參數(shù)是電源線上的噪聲或紋波。電源線上的噪聲或紋波可以耦合到運算放大器的輸出中，增加鎖相環(huán) (PLL)或壓控振蕩器(VCO)的抖動，或者降低ADC的SNR。低噪聲和低紋波的電源還能改善信號路徑性能。