向FPGA內(nèi)植入嵌入式軟核的電容在線測試電路
其中,D0~D7為八位數(shù)據(jù)輸入端口,給內(nèi)部寄存器裝入40位控制數(shù)據(jù),本文采用串行輸入,所以只用到D7位與FPGA相連;CLKIN為外部參考時鐘輸入,本設(shè)計(jì)采用100M外部時鐘輸入;W_CLK為字輸入信號,上升沿有效;FQ_UD為頻率更新控制信號,時鐘上升沿確認(rèn)輸入數(shù)據(jù)有效;VINP和VINN分別為內(nèi)部比較器的正負(fù)輸入端;IOUT為內(nèi)部DAC輸出端;IOUTB為“互補(bǔ)”DAC輸出端;AVDD和DVDD采用+5V供電。IOUT輸出信號經(jīng)過濾波器后作為測試電路的激勵信號。
4.測試結(jié)果與結(jié)論
經(jīng)過上述系統(tǒng)設(shè)計(jì),試驗(yàn)測得的結(jié)果如表1所示。
結(jié)果中*表示數(shù)據(jù)不停變化或者結(jié)果超出量程。
通過上述實(shí)測值與標(biāo)準(zhǔn)值的比較可以看出本文設(shè)計(jì)的由FPGA控制的電容在線測試系統(tǒng)具有多量程自動選擇,測試精度高,使用方便等特點(diǎn),測試范圍達(dá)到0.01μF~3μF.經(jīng)理論分析和試驗(yàn)證明,該設(shè)計(jì)具有很強(qiáng)的實(shí)用性和可靠性。
電容的相關(guān)文章:電容屏和電阻屏的區(qū)別
電容屏相關(guān)文章:電容屏原理
評論