新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > LLC諧振轉換器之分析

LLC諧振轉換器之分析

作者: 時間:2013-12-30 來源:網絡 收藏

引言/摘要

本文引用地址:http://m.butianyuan.cn/article/227138.htm

全球對降低能耗的需求正在促進節(jié)能技術的推廣。在70W - 500W交流輸入電源中,由于 (效率通常在90%以上) 的效率高于標準電源拓撲,所以其運用越來越廣泛。本文闡釋了高效的原因,并探討了的功能和優(yōu)勢,最后簡要分析了一個采用FSFR2100 諧振轉換器的電源。

采用諧振轉換器的理由

把能耗降至最低有許多好處:減少溫室氣體排放;減少不可再生能源的使用,以及降低運行電源的生命周期成本。電源節(jié)能倡議不僅建議或規(guī)定不同負載條件下電源的效率,而且還包括了對待機功耗的要求。在美國加州,50W以上的外部適配器的滿負載效率必須大于85%。80PLUS等自愿性倡議要求電源在20%、50%和100%不同負載條件下的效率都大于80%。而歐盟正在對20大類產品進行評估,旨在于整個歐洲范圍內推出節(jié)能規(guī)范,在其它地區(qū)的既有規(guī)范和自愿性標準預計將對歐盟規(guī)范有重大影響。

功率因數校正(PFC) 前端是電源常用的一項額外功能,例如80PLUS倡議就要求采用PFC的功能。PFC可以節(jié)省耗電量,避免建筑物內第三階諧波電流造成的一些問題,而PFC電路一般能產生380V-400V左右的恒定電壓,這種窄輸入電壓范圍大大有利于諧振拓撲的采用。

以往,前級臨界連續(xù)Boost升壓PFC和后級雙管正激拓補,都是100W – 300W功率因數校正電源的首選拓撲,這種情況直到最近才有所改變。這種拓撲簡明易懂,是隔離型降壓拓撲 (正激拓撲) 的衍生結構,利用兩個晶體管代替一個晶體管,可盡量減小晶體管成本,簡化變壓器設計。此外,這種拓撲能夠處理很寬的輸入電壓范圍,具有很好的輕負載調節(jié)性能。不過,它需要一個很大的輸出電感,在大負載條件下的效率低于諧振轉換器。

諧振轉換器中的零電壓開關

諧振轉換器的高效率優(yōu)勢源于它采用了零電壓開關 (ZVS) 技術 [注1]。電路中的功率開關在其兩端電壓極低時導通。由于開關損耗和流經開關的電流與開關上的電壓的乘積有關,而電壓幾乎為零,故導通損耗非常低。

只有在電流波形滯后于電壓波形時,才會出現(xiàn)零電壓開關。這種滯后由諧振電路產生,圖1顯示了一個諧振轉換器的模塊示意圖。首先,利用半橋或全橋的電路把直流輸入電壓轉換為方波,再將方波饋入諧振電路。方波是由正弦基波和一系列高階諧波組成。在初步分析中,可以把方波近似為基波,可忽略高階諧波的影響。

諧振電路產生電壓波形基本分量和輸出電流波形之間所需的相位滯后,其波形非常接近于正弦曲線。諧振電路一般帶有一個變壓器,既用來調節(jié)輸出電壓;也用作基于安全或電路考慮的隔離。然后,周期性輸出電壓波形被整流,產生所需的輸出直流電壓。關于調節(jié)該電壓的控制回路稍后將會討論。

圖1 LLC諧振轉換器模塊示意圖和零電壓開關波形

圖1顯示了第一級的輸出電壓和電流。諧振網絡造成的相移會在方波電壓和正弦電流之間造成延時,從而實現(xiàn)零電壓開關。當Q1關斷時,諧振電流會流經Q2的體二極管。由于在Q2上的電壓幾乎為零,因此導通損耗極低。此外,還有一個好處是因為開關噪聲更小,故EMI也被降低,而EMI噪聲的主要分量在開關基頻上。

要避免Q1 和 Q2同時導通的可能性,需要一定的死區(qū)時間。以Q1的關斷波形為例,流經開關的電流很大,接近峰值。在關斷期間的電壓變化為滿總線電壓,故關斷步驟不是無損的。


Q1的輸出電容的作用也必須重視,為了便于解釋,我們想象一下在Q1的漏源極之間增加一個非常大的外部電容,假設總線電壓為400V,漏/源電壓 (drain to source voltage) 為1V,柵極驅動電壓為10V。在關斷期間,電容會把漏-源電壓鉗位在1V。因為CGD 電容只需要9V的充電電壓而非390V放電,故需要的電荷遠少于正常關斷電荷的1/40 (這里考慮到了CGD隨電壓減小的額外有利影響)。因此,Q1會因其上的電壓低而迅速關斷。不過,要增加非常大的電容是不切實際的,因為這會阻礙Q2的零電壓導通。

MOSFET輸出電容的影響,再加上有時候一個小的外部并聯(lián)電容的作用,是可以降低部分關斷的損耗,并有助于接近上面提到的理想狀態(tài)。然而,必須謹慎考慮Q2關斷和Q1導通的交互轉換。為了確保Q2的零電壓開關,很重要的一點是Q1的電容需完全充電,而充電時間應該不超過死區(qū)時間。在給于總線電壓VBUS下該電容的充電時間tSW,開關時的電流ISW,以及有效漏/源電容CDSeff的關系如下:

VBUS由設計條件預先定義。如果CDSeff 為零,將出現(xiàn)Q1的硬開關和Q2的零電壓開關。如果CDSeff 太大,則出現(xiàn)Q2硬開關狀態(tài)。在輕載條件下,而 ISW 很小,那么隨著負載的減小,Q2最終也

漏電開關相關文章:漏電開關原理

上一頁 1 2 3 下一頁

關鍵詞: LLC 諧振轉換器

評論


相關推薦

技術專區(qū)

關閉