時(shí)域反射儀的硬件設(shè)計(jì)與實(shí)現(xiàn)----關(guān)鍵電路設(shè)計(jì)（三）

從表中可以看到，在一般情況下，CLK_NUM的周期都可以直接通過(guò)分頻來(lái)獲得，而在時(shí)基比較大時(shí)，如100ms/div情況下，由于本設(shè)計(jì)的存儲(chǔ)深度在3K左右，對(duì)應(yīng)了10屏(每屏300個(gè)點(diǎn))的圖形，如果一次連續(xù)的將存儲(chǔ)器填滿，則需要的時(shí)間大概為12s，信號(hào)刷新率太低，不適合波形顯示，因此在100ms/div時(shí)基以后，都采用了軟件采樣的方式，且此時(shí)沒(méi)有存儲(chǔ)深度的概念。波形顯示采用了掃描的方式，CLK_NUM的周期由ARM內(nèi)部的定時(shí)中斷器開(kāi)控制。此時(shí)屏幕上的信號(hào)不是一次刷新，而是從屏幕左方向右方依次更新，當(dāng)更新完最后一列信號(hào)后，又重新回到屏幕波形顯示區(qū)域的最左側(cè)，依次顯示新的波形。

圖4-29和圖4-30是峰值檢測(cè)電路時(shí)序仿真圖，其中MAX和M取輸出作為觀察峰值檢測(cè)模塊內(nèi)部單次比較結(jié)果，MAX_OUT和MIN_OUT是最終比較出的最大值和最小值，WR_CLK可以作為將比較出的數(shù)據(jù)寫(xiě)入FPGA內(nèi)部RAM的寫(xiě)時(shí)鐘信號(hào)。圖4-29顯示的是在CLK_NUM周期內(nèi)只有4個(gè)數(shù)據(jù)進(jìn)行比較的輸出結(jié)果，而圖4-30表示的在CLK_NUM周期內(nèi)有8個(gè)數(shù)據(jù)進(jìn)行比較的輸出結(jié)果。從兩張圖都可以看到，從數(shù)據(jù)輸入到數(shù)據(jù)輸出都有一定的時(shí)間延時(shí)。雖然數(shù)據(jù)有延時(shí)，但通過(guò)這種流水線的方式將模塊的工作速度降了下來(lái)，使模塊工作更加穩(wěn)定，同時(shí)也不影響波形的正常顯示。

本峰值檢測(cè)模塊在示波器模式和時(shí)域測(cè)量模式下，經(jīng)過(guò)實(shí)驗(yàn)證明，完全可以捕獲到寬度超過(guò)10ns的毛刺信號(hào)，而在200MSPS下，可捕獲的毛刺寬度將更窄。

3.3.3時(shí)域測(cè)量下的觸發(fā)

與一般的時(shí)域反射儀相比，本設(shè)計(jì)具有其它產(chǎn)品所沒(méi)有的觸發(fā)功能，該觸發(fā)功能的設(shè)計(jì)與示波器測(cè)量模式下的觸發(fā)完好的銜接在一起。脈沖時(shí)域測(cè)量的觸發(fā)不像示波器模式下的觸發(fā)那樣，還需要外部觸發(fā)模擬電路支持，由于脈沖信號(hào)是由數(shù)字電路來(lái)產(chǎn)生，所以可以直接利用FPGA內(nèi)部的數(shù)字邏輯單元來(lái)完成觸發(fā)設(shè)計(jì)，類(lèi)似于示波器模式下的上升沿觸發(fā)，同時(shí)為了有效觀察脈沖信號(hào)的反射，脈沖信號(hào)需要在屏幕上可以左右的移動(dòng)，在觸發(fā)電路設(shè)計(jì)上也具有預(yù)觸發(fā)的能力。

預(yù)觸發(fā)是在數(shù)字示波器取代模擬示波器后產(chǎn)生的一種新的觸發(fā)方式。這是因?yàn)槟M示波器不具備數(shù)據(jù)存儲(chǔ)的功能，而數(shù)字示波器利用它的大量數(shù)據(jù)存儲(chǔ)能力和軟件處理能力，實(shí)現(xiàn)了預(yù)觸發(fā)功能。有時(shí)在某些特定測(cè)試情況下，人們感興趣的波形部分并不是緊跟在引起穩(wěn)定觸發(fā)信號(hào)的后面，而是在觸發(fā)以后一段時(shí)間，或者是在觸發(fā)之前。這就需要采集系統(tǒng)能夠?qū)⒂|發(fā)事件前后一段時(shí)間內(nèi)發(fā)生的信號(hào)都存儲(chǔ)下來(lái)，以供處理器處理并顯示出來(lái)。在實(shí)際操作過(guò)程中，可