使用創(chuàng)新性邏輯技術(shù)降低移動(dòng)設(shè)計(jì)功耗

當(dāng)前的移動(dòng)設(shè)計(jì)努力在高耗能(power-rich)的功能性和更長電池壽命的需求之間取得平衡。本文將探討在混合電壓供電的移動(dòng)設(shè)計(jì)中，混合電壓電平如何提高ICC電源電流及邏輯門如何降低功耗。

低ICCT技術(shù)有利于節(jié)能

目前，大多數(shù)便攜設(shè)備都備有多個(gè)電源軌，但在輸入高電平(VIH)低于電源電壓(VCC)時(shí)，仍可能產(chǎn)生不定功耗。當(dāng)輸入電壓為電源軌電平(VIL = Gnd 或 VIH = VCC)時(shí)，CMOS一般具有極低的靜態(tài)ICC和泄漏電流，故是移動(dòng)應(yīng)用中邏輯器件的首選技術(shù)。不過，若VIH VCC，會(huì)發(fā)生這種情況：輸入級(jí)的PMOS和NMOS晶體管可能均在不同級(jí)“導(dǎo)通”，此時(shí)傳導(dǎo)電流，在這個(gè)狀態(tài)期間，靜態(tài)電流ICC增加，存在一條從VCC到Gnd的路徑。這個(gè)增加的電流被稱為ICCT電流，亦是輸入電壓逼近閾值時(shí)的電源電流。圖1描述了這種情況。

圖1 邏輯門和輸入電壓條件

注釋：*輸入電壓等于電源電壓Vcc時(shí)為使用CMOS門電路的理想狀態(tài)；這時(shí)ICC電流極低。

*在混合電壓情況下，若Vin VCC，ICCT電流出現(xiàn)，功耗也隨之產(chǎn)生。

一般在CMOS門電路的設(shè)計(jì)中，輸入電壓閾值或輸入切換點(diǎn)為VCC/2；不過，飛兆半導(dǎo)體的低ICCT門電路采用專有的輸入電壓設(shè)計(jì)，可降低輸入閾值電壓，增大輸入電壓范圍，同時(shí)不影響有效邏輯低電平VIL。如前所述，當(dāng)輸入電壓為0V或VCC時(shí)，CMOS門電路的耗電量極低，而產(chǎn)品數(shù)據(jù)手冊(cè)通常會(huì)注明該條件下的ICC。因此，系統(tǒng)設(shè)計(jì)人員在VIH值小于VCC時(shí)看到ICC電流增大可能頗為驚訝。圖2顯示了一個(gè)重新設(shè)計(jì)的輸入結(jié)構(gòu)的優(yōu)點(diǎn)。

VIN - ICC圖比較了一個(gè)標(biāo)準(zhǔn)CMOS輸入器件(紅色線條)和一個(gè)低ICCT輸入器件(藍(lán)色線條)。靜態(tài)功率由基本DC功率公式?jīng)Q定：P = ICC * VCC。在本例中，輸入VIH為2.5V，標(biāo)準(zhǔn)CMOS門電路輸入的功耗等于3.0mW (3.6V x 0.83mA) ，而低ICCT門電路的功耗只有0.003mW (3.6V x 0.99uA)；也就是說，利用Low ICCT器件，靜態(tài)功耗降低了100%。

圖2 ICC -VIN輸入曲線 (Vcc = 3.6V, VIN = 2.5V)

ICC電流的增大十分重要，因?yàn)樗鼤?huì)大幅度增加器件的靜態(tài)功耗。飛兆半導(dǎo)體的專有低ICCT輸入結(jié)構(gòu)可在ICCT電流出現(xiàn)期間限制其范圍，如圖2所示。

表1 不同VIH條件下的節(jié)能潛力

表1比較了不同VCC/VIN條件下的ICCT電源電流級(jí)。從表中可看出，飛兆半導(dǎo)體的低ICCT門電路具有很大的節(jié)能潛力。在混合電壓系統(tǒng)中，利用低ICCT門電路，與邏輯門電路相關(guān)的功耗可降至微不足道。

請(qǐng)參考表2列出的低ICCT門電路供貨情況。根據(jù)需要可以提供額外的功能。當(dāng)現(xiàn)有應(yīng)用因前面討論的輸入條件而出現(xiàn)功耗過大時(shí)，用戶可利用標(biāo)準(zhǔn)引腳輸出，直接簡便地進(jìn)行替換。

表2 飛兆半導(dǎo)體的NC7SVL 低ICCT門電路