電路設(shè)計(jì)EMC器件選擇

　　1．電路設(shè)計(jì)及EMC器件選擇

　　在新設(shè)計(jì)及開(kāi)發(fā)項(xiàng)目的開(kāi)始，正確選擇有源與無(wú)源器件及完善的電路設(shè)計(jì)技術(shù)，將有利于以最低的成本獲得EMC認(rèn)證，減少產(chǎn)品因屏蔽和濾波所帶來(lái)的額外的成本、體積和重量。 這些技術(shù)也可以提高數(shù)字信號(hào)的完整性及模擬信號(hào)信噪比，可以減少重復(fù)使用硬件及軟件至少一次，這也將有助于新產(chǎn)品達(dá)到其功能技術(shù)要求，盡早投入市場(chǎng)。這些EMC技術(shù)應(yīng)視為公司竟?fàn)巸?yōu)勢(shì)的一部分，有助于使企業(yè)獲得最大的商業(yè)利益。

　　1.1數(shù)字器件與EMC電路設(shè)計(jì)

　　1.1.1器件的選擇

　　大部分?jǐn)?shù)字IC生產(chǎn)商都至少能生產(chǎn)某一系列輻射較低的器件，同時(shí)也能生產(chǎn)幾種抗ESD的I/O芯片，有些廠商供應(yīng)EMC性能良好的VLSI（有些EMC微處理器比普通產(chǎn)品的輻射低40dB）；大多數(shù)數(shù)字電路采用方波信號(hào)同步，這將產(chǎn)生高次諧波分量，如圖1示。時(shí)鐘速率越高，邊沿越陡，頻率和諧波的發(fā)射能力也越高。 因此，在滿(mǎn)足產(chǎn)品技術(shù)指標(biāo)的前提下，盡量選擇低速時(shí)鐘。在HC能用時(shí)絕不要使用AC，CMOS4000能行就不要用HC。要選擇集成度高并有EMC特性的集成電路，比如：

　　* 電源及地的引腳較近

　　* 多個(gè)電源及地線引腳

　　* 輸出電壓波動(dòng)性小

　　* 可控開(kāi)關(guān)速率

　　* 與傳輸線匹配的I/O電路

　　* 差動(dòng)信號(hào)傳輸

　　* 地線反射較低

　　* 對(duì)ESD及其他干擾現(xiàn)象的抗擾性

　　* 輸入電容小

　　* 輸出級(jí)驅(qū)動(dòng)能力不超過(guò)實(shí)際應(yīng)用的要求

　　* 電源瞬態(tài)電流低（有時(shí)也稱(chēng)穿透電流）

　　這些參數(shù)的最大、最小值應(yīng)由其生產(chǎn)商一一指明。由不同廠家生產(chǎn)的具有相同型號(hào)及指標(biāo)的器件可能有顯著不同的EMC特性，這一點(diǎn)對(duì)于確保陸續(xù)生產(chǎn)的產(chǎn)品具有穩(wěn)定的電磁兼容符合性是很重要的。

　　高技術(shù)集成電路的生產(chǎn)商可以提供詳盡的EMC設(shè)計(jì)說(shuō)明，比如Intel的奔騰MMX芯片就是這樣。設(shè)計(jì)人員要了解這些并嚴(yán)格按要求去做。詳盡的EMC設(shè)計(jì)建議表明：生產(chǎn)商關(guān)心的是用戶(hù)的真正需求，這在選擇器件時(shí)是必須考慮的因素。在早期設(shè)計(jì)階段，如果IC的EMC特性不清楚，可以通過(guò)一簡(jiǎn)單功能電路（至少時(shí)鐘電路要工作）進(jìn)行各種EMC測(cè)試，同時(shí)要盡量在高速數(shù)據(jù)傳輸狀態(tài)完成操作。發(fā)射測(cè)試可方便地在一標(biāo)準(zhǔn)測(cè)試臺(tái)上進(jìn)行，將近場(chǎng)磁場(chǎng)探頭連接到頻譜分析儀（或?qū)拵静ㄆ鳎┥?，有些器件明顯地比其他一些器件噪聲小得多，測(cè)試抗擾度時(shí)可采用同樣的探頭，并連到信號(hào)發(fā)生器的輸出端（連續(xù)射頻或瞬態(tài)）。但如果探頭是儀器專(zhuān)配的（不只是簡(jiǎn)單的短路環(huán)或?qū)Ь€），首先要檢查其功率承受能力是否滿(mǎn)足要求。測(cè)試時(shí)近場(chǎng)探頭需貼近器件或PCB板，為了定位“關(guān)鍵探測(cè)點(diǎn)”和最大化探頭方向 ， 應(yīng)首先在整個(gè)區(qū)域進(jìn)行水平及垂直掃描（使探頭在各個(gè)方向相互垂直），然后在信號(hào)最強(qiáng)的區(qū)域集中進(jìn)行掃描。

　　圖1 上升/下降時(shí)間為1ns的理想60MHz方波的頻譜

　　1.1.2 不宜采用IC 座

　　IC座對(duì)EMC 很不利，建議直接在PCB上焊接表貼芯片，具有較短引線和體積較小的IC芯片則更好， BGA及類(lèi)似芯片封裝的IC在目前是最好的選擇。安裝在座（更糟的是，插座本身有電池）上的可編程只讀存儲(chǔ)器（PROM）的發(fā)射及敏感特性經(jīng)常會(huì)使一個(gè)本來(lái)良好的設(shè)計(jì)變壞。因此，應(yīng)該采用直接焊接到電路板上的表貼可編程儲(chǔ)存器。

　　帶有ZIF座和在處理器（能方便升級(jí)）上用彈簧安裝散熱片的母板，需要額外的濾波和屏蔽，即使如此，選擇內(nèi)部引線最短的表貼ZIF 座也是有好處的。

　　1.1.3電路技術(shù)

　　* 對(duì)輸入和按鍵采用電平檢測(cè)（而非邊沿檢測(cè)）

　　* 使用前沿速率盡可能慢且平滑的數(shù)字信號(hào)（不超過(guò)失真極限）

　　* 在PCB樣板上，允許對(duì)信號(hào)邊沿速度或帶寬進(jìn)行控制（例如，在驅(qū)動(dòng)端使用軟鐵氧體磁珠或串聯(lián)電阻）

　　* 降低負(fù)載電容，以使靠近輸出端的集電極開(kāi)路驅(qū)動(dòng)器便于上拉，電阻值盡量大

　　* 處理器散熱片與芯片之間通過(guò)導(dǎo)熱材料隔離，并在處理器周?chē)帱c(diǎn)射頻接地。

　　* 電源的高質(zhì)量射頻旁路（解耦）在每個(gè)電源管腳都是重要的。

　　* 高質(zhì)量電源監(jiān)視電路需對(duì)電源中斷、跌落、浪涌和瞬態(tài)干擾有抵抗能力

　　* 需要一只高質(zhì)量的看門(mén)狗

　　* 決不能在看門(mén)狗或電源監(jiān)視電路上使用可編程器件

　　* 電源監(jiān)視電路及看門(mén)狗也需適當(dāng)?shù)碾娐泛蛙浖夹g(shù)，以使它們可以適應(yīng)大多數(shù)的不測(cè)情況，這取決于產(chǎn)品的臨界狀態(tài)

　　* 當(dāng)邏輯信號(hào)沿的上升/下降時(shí)間比信號(hào)在PCB走線中傳輸一個(gè)來(lái)回的時(shí)間短時(shí)，應(yīng)采用傳輸線技術(shù)：

　　a 、經(jīng)驗(yàn)：信號(hào)在每毫米軌線長(zhǎng)度中傳輸一個(gè)來(lái)回的時(shí)間等于36皮秒

　　b 、為了獲得最佳EMC特性，對(duì)于比a中經(jīng)驗(yàn)提示短得多的軌線，使用傳輸線技術(shù)

　　有些數(shù)字IC產(chǎn)生高電平輻射，常將其配套的小金屬盒焊接到PCB地線而取得屏蔽效果 。PCB上的屏蔽成本低，但在需散熱和通風(fēng)良好的器件上并不適用。

　　時(shí)鐘電路通常是最主要的發(fā)射源，其PCB軌線是最關(guān)鍵的一點(diǎn)，要作好元件的布局，從而使時(shí)鐘走線最短，同時(shí)保證時(shí)鐘線在PCB的一面但不通過(guò)過(guò)孔。當(dāng)一個(gè)時(shí)鐘必須經(jīng)過(guò)一段長(zhǎng)長(zhǎng)的路徑到達(dá)許多負(fù)載時(shí)，可在負(fù)載旁邊安裝一時(shí)鐘緩沖器，這樣，長(zhǎng)軌線（導(dǎo)線）中的電流就小很多了。這里，相對(duì)的失真并非重要。長(zhǎng)軌線中的時(shí)鐘沿應(yīng)盡量圓滑，甚至可用正弦波，然后由負(fù)載旁的時(shí)鐘緩沖器加以整形。

　　1.1.4擴(kuò)展頻譜時(shí)鐘

　　所謂的“擴(kuò)展頻譜時(shí)鐘”是一項(xiàng)能夠減小輻射測(cè)量值的新技術(shù)，但這并非真正減小了瞬時(shí)發(fā)射功率，因此，對(duì)一些快速反應(yīng)設(shè)備仍可能產(chǎn)生同樣的干擾。這種技術(shù)對(duì)時(shí)鐘頻率進(jìn)行1% ~ 2% 的調(diào)制，從而擴(kuò)散諧波分量，這樣在CISPR16或FCC發(fā)射測(cè)試中的峰值較低。所測(cè)的發(fā)射減小量取決于帶寬和測(cè)試接收機(jī)的積分時(shí)間常數(shù)，因此這有一點(diǎn)投機(jī)之嫌，但該項(xiàng)技術(shù)已被FCC所接受，并在美國(guó)和歐洲廣泛應(yīng)用。調(diào)制度要控制在音頻范圍內(nèi)，這樣才不會(huì)使時(shí)鐘信號(hào)失真，圖2是一時(shí)鐘諧波發(fā)射改善的例子。擴(kuò)展頻譜時(shí)鐘不能應(yīng)用于要求嚴(yán)格的時(shí)間通信網(wǎng)絡(luò)中，比如以太網(wǎng)、光纖、FDD、ATM、SONET和ADSL。

　　絕大多數(shù)來(lái)自數(shù)字電路發(fā)射的問(wèn)題是由于同步時(shí)鐘信號(hào)。非同步邏輯（比如AMULET微處理器，正由steve Furbe教授領(lǐng)導(dǎo)的課題組在UMIST研制）將大大地降低發(fā)射量，同時(shí)也可獲得真正的擴(kuò)頻效果，而不只是集中在時(shí)鐘諧波上產(chǎn)生發(fā)射。

　　圖2 時(shí)鐘擴(kuò)頻導(dǎo)致的輻射降低

1.2模擬器件和電路設(shè)計(jì)

　　1.2.1 選擇模擬器件

　　從EMC的角度選擇模擬器件不象選擇數(shù)字器件那樣直接，雖然同樣希望發(fā)射、轉(zhuǎn)換速率、電壓波動(dòng)、輸出驅(qū)動(dòng)能力要盡量小，但對(duì)大多數(shù)有源模擬器件，抗擾度是一個(gè)很重要的因素，所以確定明確的EMC訂購(gòu)特征相當(dāng)困難。

　　來(lái)自不同廠商的同一型號(hào)及指標(biāo)的運(yùn)算放大器，可以有明顯不同的EMC性能，因此確保后續(xù)產(chǎn)品性能參數(shù)的一致性是十分重要的。敏感模擬器件的廠商提供EMC或電路設(shè)計(jì)上的信噪處理技巧或PCB布局，這表明他們關(guān)心用戶(hù)的需求，這有助于用戶(hù)在購(gòu)買(mǎi)時(shí)權(quán)衡利弊。

　　1.2.2 防止解調(diào)問(wèn)題

　　大多數(shù)模擬設(shè)備的抗擾度問(wèn)題是由射頻解調(diào)引起的。運(yùn)放每個(gè)管腳都對(duì)射頻干擾十分敏感，這與所使用的反饋線路無(wú)關(guān)（見(jiàn)圖3），所有半導(dǎo)體對(duì)射頻都有解調(diào)作用，但在模擬電路上的問(wèn)題更嚴(yán)重。即使低速運(yùn)放也能解調(diào)移動(dòng)電話頻率及其以上頻率的信號(hào)，圖4表明了實(shí)際產(chǎn)品的測(cè)試結(jié)果。

　　為了防止解調(diào)，模擬電路處于干擾環(huán)境中時(shí)需保持線性和穩(wěn)定，尤其是反饋回路，更需在寬頻帶范圍內(nèi)處于線性及穩(wěn)定狀態(tài)，這就常常需要對(duì)容性負(fù)載進(jìn)行緩沖，同時(shí)用一個(gè)小串聯(lián)電阻（約為500）和一個(gè)大約5PF的積分反饋電容串聯(lián)。

　　進(jìn)行穩(wěn)定度及線性測(cè)試時(shí)，在輸入端注入小的但上升沿極陡 （《1ns） 的方波信號(hào)（也可以通過(guò)電容饋送到輸出端和電源端），方波的基頻必須在電路預(yù)期的頻帶內(nèi)，電路輸出應(yīng)用100MHz（至少）的示波器和探針進(jìn)行過(guò)沖擊和振鈴檢查，對(duì)音頻或儀表電路也應(yīng)如此，對(duì)更高速模擬電路，