聚焦面向Smarter視覺(jué)的Zynq SoC

　　OPENCV庫(kù)

　　賽靈思還推出了OpenCV(CV就是計(jì)算機(jī)視覺(jué)的縮寫)庫(kù)，進(jìn)一步完善了Smarter視覺(jué)技術(shù)。OpenCV是OpenCV.org發(fā)布的一種業(yè)界標(biāo)準(zhǔn)的開(kāi)源算法庫(kù)，可供嵌入式視覺(jué)開(kāi)發(fā)人員用于迅速創(chuàng)建視覺(jué)系統(tǒng)。世界各地的嵌入式視覺(jué)開(kāi)發(fā)人員都積極為該庫(kù)貢獻(xiàn)新算法，目前該庫(kù)已包含有2,500多種使用C、C++、Java和Python語(yǔ)言編寫完成的算法(見(jiàn)第24頁(yè)的OpenCV報(bào)道)。庫(kù)中的算法復(fù)雜程度各個(gè)不同，從圖像濾波器等簡(jiǎn)單功能到動(dòng)作檢測(cè)等高級(jí)分析功能，無(wú)所不有。

　　Alvarez表示，這些OpenCV算法所針對(duì)的幾乎是用任何商用微處理器和DSP實(shí)現(xiàn)的方案。由于Zynq SoC使用的是ARM處理系統(tǒng)，因此可在其處理器上實(shí)現(xiàn)這些采用C++語(yǔ)言編寫的算法。

　　Alvarez指出，有了Vivado HLS，用戶可以用C或C++語(yǔ)言編寫這些算法，將函數(shù)調(diào)用從OpenCV改為HLS，然后使用Vivado HLS，將算法綜合成或者編譯成為便于Zynq-7000 SoC的邏輯部分實(shí)現(xiàn)而優(yōu)化的RTL代碼。在Vivado環(huán)境中使用OpenCV，便于Smarter視覺(jué)架構(gòu)師方便地比較設(shè)計(jì)方案中的給定算法到底是在處理器還是Zynq-7000 All Programmable SoC的FPGA邏輯部分運(yùn)行效率最佳。賽靈思開(kāi)源庫(kù)的推出可為客戶提供一個(gè)良好的設(shè)計(jì)開(kāi)端。賽靈思使用Vivado HLS，已經(jīng)編譯了OpenCV庫(kù)中30多種最常用的嵌入式視覺(jué)算法?？蛻裟軌蛟谙到y(tǒng)級(jí)快速權(quán)衡處理器與邏輯，并且立即在Zynq-7000 All Programmable SoC中運(yùn)行，為給定應(yīng)用提供最理想的系統(tǒng)。

　　賽靈思及其聯(lián)盟成員將積極不斷地從OpenCV庫(kù)移植更多功能，按季提供給賽靈思的用戶群。由于開(kāi)發(fā)人員可以在幾乎任何商用處理器上運(yùn)行OpenCV庫(kù)，視覺(jué)設(shè)計(jì)人員將能夠比較運(yùn)行在各種芯片器件上的算法的性能并為之建立基準(zhǔn)。

　　作為Smarter視覺(jué)計(jì)劃的一部分，賽靈思還開(kāi)發(fā)出了SmartCORE IP套件，以滿足各種細(xì)分市場(chǎng)的Smarter視覺(jué)設(shè)計(jì)要求，為新一代產(chǎn)品帶來(lái)Smarter視覺(jué)功能。借助賽靈思最新推出的IP Integrator工具，客戶能夠?qū)martCORE IP套件提供的內(nèi)核和OpenCV庫(kù)提供的算法迅速實(shí)現(xiàn)在設(shè)計(jì)中。這種新工具是一種新型即插即用IP環(huán)境，方便客戶在原理圖環(huán)境中工作，或者如果需要的話也支持在命令行環(huán)境中工作。

　　目標(biāo)平臺(tái)意識(shí)

　　Alvarez指出，自Vivado設(shè)計(jì)套件誕生后，賽靈思讓該套件的設(shè)計(jì)具有器件意識(shí)，這樣就能充分發(fā)揮每款器件的功能。Alvarez稱，有了IP Integrator，Vivado設(shè)計(jì)套件不僅具有器件意識(shí)，現(xiàn)在還具有目標(biāo)平臺(tái)意識(shí)，支持所有Zynq SoC和7系列FPGA開(kāi)發(fā)板以及套件。具有目標(biāo)平臺(tái)意識(shí)，就意味著Vivado設(shè)計(jì)套件現(xiàn)在能配置和應(yīng)用特定開(kāi)發(fā)板的設(shè)計(jì)規(guī)則檢查，從而確保快速推出切實(shí)可行的系統(tǒng)。

　　舉例來(lái)說(shuō)，當(dāng)設(shè)計(jì)人員選擇賽靈思Zynq-7000 SoC視頻及成像套件，并在IP Integrator中實(shí)例化Zynq SoC處理系統(tǒng)時(shí)，Vivado設(shè)計(jì)套件則會(huì)用恰當(dāng)?shù)耐庠O(shè)、驅(qū)動(dòng)程序和存儲(chǔ)器映射對(duì)處理系統(tǒng)進(jìn)行預(yù)配置，從而為開(kāi)發(fā)板提供支持。嵌入式設(shè)計(jì)團(tuán)隊(duì)現(xiàn)在能針對(duì)雙核ARM處理系統(tǒng)和高性能FPGA邏輯更迅速地識(shí)別、重用并集成IP軟/硬核。

　　用戶可使用一系列對(duì)話框設(shè)定處理系統(tǒng)及其邏輯之間的接口。IP Integrator隨后自動(dòng)生成RTL，并針對(duì)性能或面積進(jìn)行優(yōu)化。接下來(lái)用戶可添加自己的定制邏輯，或使用Vivado IP目錄完成設(shè)計(jì)。

　　到目前賽靈思客戶使用賽靈思FPGA已經(jīng)開(kāi)發(fā)出怎樣的Smarter視覺(jué)系統(tǒng)，是非常值得一看的。Zynq-7000 All Programmable SoC和強(qiáng)大的Smarter視覺(jué)環(huán)境的問(wèn)世，為開(kāi)發(fā)更令人叫絕的新產(chǎn)品提供了保障。