同步降壓轉(zhuǎn)換器中的短路現(xiàn)象分析與解決方案

圖2 典型的自適應(yīng)柵極驅(qū)動(dòng)電路

圖3 VIN .=12V時(shí)的柵階電壓

圖4 VIN .=20V時(shí)的柵階電壓

圖5 柵極驅(qū)動(dòng)信道中的電阻削弱了MOSFET柵極節(jié)點(diǎn)的電壓

圖6 肖特基二極管可降低阻尼電阻對(duì)自適應(yīng)柵極驅(qū)動(dòng)的影響，減少同步降壓調(diào)節(jié)器中的短路現(xiàn)象

圖7 GM因數(shù)(K)

圖8 在VIN=19V，SW在VGS(Q2) = 0.5V時(shí)開(kāi)始上升， SW節(jié)點(diǎn)上升時(shí)間對(duì)于VSTEP 的影響

短路 (Shoot-through) 是指兩個(gè)MOSFET同時(shí)完全或部分導(dǎo)通時(shí)，VIN至GND間有短路電流通過(guò)的情況。為了將短路減至最少，同步降壓調(diào)節(jié)器IC通常采用以下兩種方法來(lái)確保Q1和Q2按照“先開(kāi)后合”的步驟操作，以減少短路的情況。
固定“死區(qū)時(shí)間”： 一個(gè)MOSFET斷開(kāi)，在一個(gè)固定的延遲時(shí)間之后，低邊MOSFET才導(dǎo)通。這種電路比較簡(jiǎn)單，而且通常有效，但如果柵極電容值范圍大的MOSFET配合給定的控制器應(yīng)用，則缺乏靈活性。死區(qū)時(shí)間太長(zhǎng)意味著傳導(dǎo)損耗將會(huì)很高，但停滯時(shí)間太短則會(huì)造成短路。固定的死區(qū)時(shí)間往往會(huì)太長(zhǎng)，因?yàn)樗尭逤gs值的MOSFET在配對(duì)的MOSFET導(dǎo)通前，將Cgs完全放電(斷開(kāi))。
自適應(yīng)柵極驅(qū)動(dòng)： 這種電路根據(jù)MOSFET的Vgs被關(guān)斷來(lái)確定何時(shí)導(dǎo)通配對(duì)的MOSFET。理論上，自適應(yīng)柵極驅(qū)動(dòng)電路可以針對(duì)給定的MOSFET產(chǎn)生最短的死區(qū)時(shí)間，而不會(huì)出現(xiàn)短路現(xiàn)象。
在實(shí)際應(yīng)用中，自適應(yīng)和固定死區(qū)時(shí)間方法的綜合采用會(huì)達(dá)到最佳效果，圖2所示的PWM控制器和柵極驅(qū)動(dòng)器便是這樣。
盡管這明顯是由控制器進(jìn)行的“先開(kāi)后合”動(dòng)作，由于柵階(Gate Step)電壓的存在，當(dāng)高邊MOSFET導(dǎo)通時(shí)仍會(huì)出現(xiàn)短路情況。
短路極難直接測(cè)量。短路電流僅持續(xù)幾納秒的時(shí)間，因此電流探測(cè)器中的附加電感會(huì)對(duì)短路波形造成很大影響。短路通常表現(xiàn)為振蕩加劇、效率降低、MOSFET溫度(尤其是Q1)升高及EMI增大。本文將提供預(yù)測(cè)短路的分析技巧和減少短路的方法。

“柵階電壓”—短路的主因
如果自適應(yīng)電路生效，就不會(huì)發(fā)生短路現(xiàn)象，此說(shuō)法不確切。大部分短路是在高邊MOSFET導(dǎo)通時(shí)發(fā)生的。SW節(jié)點(diǎn)(低邊MOSFET的漏極)處的高dv/dt值通過(guò)Cgd耦合電荷，從而在驅(qū)動(dòng)器試圖保持柵極低壓的極短時(shí)間內(nèi)使柵極為正。Cgd和Cgs形成電容分壓器，削弱了柵階信號(hào)，因而在最壞的情況下，柵階電壓(VSTEP)的峰值振幅為：(1)
式(1)僅給出了柵階電壓的AC部分。柵階電壓會(huì)迭加到任何MOSFET柵極放電電壓上。例如，如果開(kāi)關(guān)節(jié)點(diǎn)電壓升至VGS=1V時(shí)，而柵階電壓幅度為2V，那幺瞬時(shí)電壓將達(dá)到3 VGS，這足以產(chǎn)生流經(jīng)兩個(gè)MOSFET的瞬時(shí)高電流。因此，自適應(yīng)柵極驅(qū)動(dòng)電路的延遲時(shí)間應(yīng)有足夠長(zhǎng)度，防止高邊MOSFET在低邊VGS放電降至數(shù)百mV前導(dǎo)通，這一點(diǎn)相當(dāng)重要。
柵階電壓的示意圖如圖3及圖4所示。
使自適應(yīng)電路問(wèn)題更為嚴(yán)重的是，自適應(yīng)比較器不能確實(shí)地檢測(cè)MOSFET內(nèi)部柵結(jié)處的電壓。如圖5所示，MOSFET的柵極內(nèi)存在不可避免的內(nèi)部Rgate電阻。此外，一些設(shè)計(jì)人員喜歡在遠(yuǎn)離其柵極驅(qū)動(dòng)電路的MOSFET柵極上串聯(lián)一個(gè)阻尼電阻。這會(huì)使自適應(yīng)柵極驅(qū)動(dòng)電路產(chǎn)生更大的問(wèn)題。這種做法使分壓器的電阻與IC低邊柵極驅(qū)動(dòng)電路的內(nèi)部下拉電阻串聯(lián)起來(lái)，使自適應(yīng)柵極驅(qū)動(dòng)電路在確定高邊驅(qū)動(dòng)器的停滯時(shí)間時(shí)所認(rèn)定的柵極電壓比實(shí)際值低。
當(dāng)IC的引腳電壓為1V時(shí)，內(nèi)部MOSFET VGS為：

考慮下面的情況
RDRIVER=2W，RDRIVER=1.2W
RDRIVER=5W
當(dāng)自適應(yīng)柵極電路切換時(shí)，內(nèi)部MOSFET柵極電壓為：

在本例中，如果電路中無(wú)延遲，HDRV將在低邊MOSFET剛開(kāi)始放電時(shí)導(dǎo)通，從而造成極高的短路電流。上述電路的主要問(wèn)題在于阻尼電阻。如果必須采用阻尼電阻，應(yīng)該在電阻上跨接一個(gè)肖特基二極管(如圖6所示)來(lái)減少阻尼電阻對(duì)自適應(yīng)柵極驅(qū)動(dòng)電路的影響。
當(dāng)使用肖特基二極管時(shí)，內(nèi)部柵極節(jié)點(diǎn)電壓為：

或在本例中為2.1V，有著顯著的改善。
此外，肖特基二極管還減少了短路的持續(xù)時(shí)間，因?yàn)橹挥蠷GATE + RDRIVER釋放CGS，而不是RGATE + RDAMPING + RDRIVER的總和。
表1所示為本例中采用和未采用肖特基二極管時(shí)的性能提升。
條件： 典型的低邊MOSFET，由比較器感應(yīng)至SW節(jié)點(diǎn)開(kāi)始升壓的延遲時(shí)間為25ns，19VIN，SW節(jié)點(diǎn)升壓時(shí)間為10ns。

MOSFET的選擇
MOSFET的特性對(duì)于柵階電壓產(chǎn)生短路電流的大小具有重要的影響。最壞的短路情況是漏極節(jié)點(diǎn)處的上升時(shí)間無(wú)限快(上升時(shí)間為0)。柵階電壓的大小很大程度上由CGS 和CGD 的相對(duì)量決定。一旦柵階電壓的大小確定(式(1))，短路電流的峰值就可以由下式計(jì)算得到：(2)
上式中GM為數(shù)據(jù)表中的跨導(dǎo)(單位為S，或A/V)。盡管在室溫下只有很少的MOSFET需要考慮VTH(MIN)，但VTH會(huì)隨著結(jié)溫的上升而降低，因而VTH(MIN)能很好地代表MOSFET工作結(jié)溫下的VTH。以下的計(jì)算采用VTH(MIN)正是基于這個(gè)原因。實(shí)際上GM并非常數(shù)，其數(shù)值在低放大電壓(VGS-VTH)條件下會(huì)大幅減小。在這些計(jì)算中，采用由圖7得到的因數(shù)"K"，這是在低放大電壓條件下GM的典型值。圖7的X軸由下式計(jì)算：

表2所列為確定最大短路電流所需的相關(guān)MOSFET特性參數(shù)。
上表描述的每種MOSFET均采用不同的工藝，具有不同的內(nèi)部電容比。
表3假定當(dāng)HDRV導(dǎo)通時(shí)，VGS 已在SW節(jié)點(diǎn)升壓前降至0。正如上表中所示，VSTEP 的最小幅值出現(xiàn)在MOSFET2和MOSFET5中，這兩種器件均為低閾值器件。較大器件的閾值低是由于其柵極氧化層薄，使MOSFET具有很高的，其VSTEP比其它的MOSFET更小。
表3給出在柵階電壓影響下的Q2中的理論峰值電流。在實(shí)際的轉(zhuǎn)換器中，寄生電感使電流的上升速率限制在4A/ns以?xún)?nèi)。即使是MOSFET4，柵極脈沖停留在閾值以上的時(shí)間也僅為5ns，因而能夠進(jìn)一步限制短路電流。
表3的簡(jiǎn)化計(jì)算的缺點(diǎn)在于假設(shè)SW節(jié)點(diǎn)在低邊VGS為0時(shí)開(kāi)始導(dǎo)通。正如前文所述，情況可能并不是這樣。

通過(guò)減慢Q1的上升時(shí)間來(lái)降低柵階電壓
通常，為了使開(kāi)關(guān)損耗降至最小，設(shè)計(jì)人員會(huì)試圖使高邊MOSFET達(dá)到可能的最快上升時(shí)間。高邊MOSFET導(dǎo)通損耗的簡(jiǎn)化式為：(3)
式(3)中TR為MOSFET的上升時(shí)間。設(shè)計(jì)人員希望實(shí)現(xiàn)極快的上升時(shí)間(在SW上實(shí)現(xiàn)高值)來(lái)降低高邊的功率損耗，但如果這種情況導(dǎo)致柵階電壓增大，造成短路，結(jié)果會(huì)比減慢上升時(shí)間所產(chǎn)生的損耗更大。在某些情況下，這是唯一能消除短路現(xiàn)象的實(shí)用方法。
如圖8所示，減慢上升時(shí)間會(huì)對(duì)耦合到低邊MOSFET柵極的VSTEP產(chǎn)生明顯影響。TR減慢有助于降低EMI，但也會(huì)造成效率損耗。圖8和表4所示為應(yīng)用于筆記本電腦(雙路并行)的輸出電流為15A和19VIN的典型MOSFET的模擬運(yùn)作。圖8假定SW節(jié)點(diǎn)在內(nèi)部柵極節(jié)點(diǎn)放電降至0.5V時(shí)開(kāi)始上升。
表4 給出各個(gè)MOSFET由于短路造成的功率損耗。在Q1導(dǎo)通時(shí)開(kāi)關(guān)損耗的主要為：(3)
表4最右一欄列出IOUT = 15A時(shí)，各個(gè)MOSFET上升時(shí)間的計(jì)算結(jié)果。
在大多數(shù)情況下，短路只是微不足道的問(wèn)題，因此減慢高邊上升時(shí)間并不是較好的選擇，因?yàn)闇p慢上升時(shí)間造成的功率損耗會(huì)比消除短路所節(jié)省的功率更大。
如果控制器的柵極驅(qū)動(dòng)在允許Q2的內(nèi)部節(jié)點(diǎn)放電前開(kāi)始導(dǎo)通Q1，SW將在Q2的VGS仍然較大時(shí)開(kāi)始上升，如表5所示。減慢Q1的上升時(shí)間就成為降低短路損耗的有效方法。
通?？梢圆捎迷龃笈cCboot 串聯(lián)的電阻值(圖2中的RG)來(lái)實(shí)現(xiàn)這個(gè)目標(biāo)，TR的近似值可作為選擇RG值的良好起點(diǎn)：(4)
式(4)中RDRIVE(L-H)為IC高邊MOSFET柵極驅(qū)動(dòng)電路在驅(qū)動(dòng)電壓由低轉(zhuǎn)高時(shí)的電阻。

表1 RDAMPING = 5W時(shí)采用和未采用肖特基二極管的峰值電流

表2 低邊MOSFET特性參數(shù)

表3 VIN = 19V和 VGS(START) = 0V條件下的最大VSTEP和ISHOOTTHROUGH

表4 SW在VGS(Q2) = 0.5V時(shí)開(kāi)始上升，最壞情況(最小VTH)下的短路功率損耗(mW)

表5 SW在VGS(Q2)=1V開(kāi)始時(shí)上升，
最壞情況(最小VTH)下的短路功率損耗(mW)