Synopsys IC Compiler II改變設計游戲規(guī)則后端物理設計吞吐量提高10倍
亮點:
本文引用地址:http://m.butianyuan.cn/article/235268.htm設計規(guī)劃速度提升了10倍,實現(xiàn)速度提升了5倍,容量提升了2倍 – 它們共同使吞吐量加速了10倍
構(gòu)建于全新的可擴展基礎架構(gòu)、時序和解析優(yōu)化引擎之上
已經(jīng)在成熟和新興的技術(shù)節(jié)點上成功生產(chǎn)流片
為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務的全球性領(lǐng)先供應商新思科技公司日前宣布:正式推出將導致游戲規(guī)則發(fā)生改變的IC Compiler II,它是當前領(lǐng)先業(yè)界的布局和布線解決方案IC Compiler™的繼任產(chǎn)品,可用于基于成熟和新興工藝節(jié)點的先進設計。得益于在一種全新的多線程架構(gòu)上完全重構(gòu),IC Compiler II引入了超高容量設計規(guī)劃、獨特的時鐘構(gòu)建技術(shù)以及先進的global-analytical收斂技術(shù)。IC Compiler II通過使物理設計的吞吐量實現(xiàn)了10倍的加速,將產(chǎn)能引入到了一個全新的時代,同時它已經(jīng)幫助領(lǐng)先客戶成功流片。其中的幾位客戶將在Synopsys用戶大會(SNUG)硅谷站分享他們使用IC Compiler II的經(jīng)驗,該大會將在Santa Clara會議中心舉辦。了解早期伙伴使用IC Compiler II的經(jīng)驗。
“從RTL綜合到靜態(tài)時序再到物理綜合,Synopsys走出的創(chuàng)新之道已經(jīng)改變了電子設計。借助IC Compiler II,我們正在接近另一個轉(zhuǎn)折關(guān)頭。”Synopsys執(zhí)行副總裁兼設計業(yè)務部總經(jīng)理Antun Domic表示道:“由于面向更高速度全面重構(gòu),同時結(jié)合了全新開發(fā)的算法途徑,這項全新的解決方案在吞吐量方面帶來無可比擬的改善,為物理設計開啟了通往全新天地的大門。”
Synopsys的IC Compiler長期以來一直被認為是先進的高性能設計的明智之選,適用于新興的、以及成熟的硅工藝技術(shù)節(jié)點。在幾年前,當不斷投資以確保IC Compiler保持其領(lǐng)先性時,Synopsys就開始構(gòu)建一種全新的布局布線系統(tǒng),其目的是使設計師的產(chǎn)能實現(xiàn)一個數(shù)量級的飛躍。Synopsys特有的各種資源組合使這項超大型任務成為可能,包括:雄厚的資源儲備去維持各項并行開發(fā)的投入,先進的專業(yè)技術(shù)以追求核心算法中的根本性突破,以及廣泛的客戶合作提供了實際設計中的使用情況反饋并不斷完善新技術(shù),這一舉措成就了Synopsys最新的布局布線解決方案IC Compiler II。Synopsys將繼續(xù)加強和支持IC Compiler,為希望繼續(xù)使用它的客戶提供靈活的選擇,在客戶選定的時間點上提供升級到IC Compiler II的機會。
IC Compiler II是一種全功能的布局布線系統(tǒng),其核心是一種全新的多線程基礎架構(gòu),能夠處理例化單元數(shù)量大于5億的設計。為了充分體現(xiàn)其“可重新思考、可重新構(gòu)建和可重新使用”的開發(fā)策略,IC Compiler II基于行業(yè)標準的輸入和輸出格式,以及熟悉的界面和工藝技術(shù)文件,同時引進了創(chuàng)新設計存儲功能。IC Compiler II從開發(fā)之初就關(guān)注全芯片級設計,部署新穎的設計規(guī)劃功能,并使其性能提升了10倍,內(nèi)存占用則減少了5倍。這使設計人員能夠快速地評估多種可選芯片布局方案,以確定設計實現(xiàn)的最佳起點。與這些芯片級功能互補的是單元模塊級的功能,它得到了一個新的global-analytical優(yōu)化引擎、一個全新的時鐘發(fā)生器以及獨特的布線后優(yōu)化算法功能所支持, 它們結(jié)合在一起共同提高了面積、時序和功耗的結(jié)果質(zhì)量(QoR)。IC Compiler II還包含了IC Compiler中所采用的先進技術(shù),例如共軛梯度布局器和ZRoute布線器。與現(xiàn)有的解決方案相比,IC Compiler II使運行時間平均提高5倍,所需內(nèi)存平均降低2倍。通過將運行時間加速、高超的芯片布局、可實現(xiàn)的QoR以及高效的輕量級環(huán)境相結(jié)合,能夠減少設計迭代次數(shù),進一步提高設計產(chǎn)能。
IC Compiler II開發(fā)過程也得益于與一些全球領(lǐng)先的設計團隊的密切合作。將于2014年年中開始供貨。
評論