Altera SoC FPGA架構(gòu)解析

6.開發(fā)工具

SoC FPGA為實(shí)現(xiàn)更快、更便宜、能效更高的電子產(chǎn)品開辟了新途徑。但是，伴隨著硬件創(chuàng)新，開發(fā)和調(diào)試工具也應(yīng)該不斷創(chuàng)新。軟件最終決定了設(shè)計(jì)人員能否成功的使用這些器件。為實(shí)現(xiàn)更廣泛的應(yīng)用，軟件開發(fā)人員必須找到合適的SoC FPGA，掌握其特性，就像獨(dú)立處理器那樣輕松高效的使用它們。Altera SoC嵌入式設(shè)計(jì)套裝(EDS)開發(fā)環(huán)境，使用了ARM DS-5 Altera版工具，與市場(chǎng)上其他調(diào)試工具不同。其特點(diǎn)包括FPGA自適應(yīng)調(diào)試、ARM處理器與FPGA工具采用同一條USB電纜、外設(shè)寄存器自動(dòng)顯示、VFP和Neon寄存器顯等方面均擁有突出優(yōu)勢(shì)。

軟件開發(fā)一直是工程規(guī)劃的主要部分。同一器件上處理器組合FPGA的這種混合特性增加了新的開發(fā)方向。必須仔細(xì)考慮這種新方向會(huì)怎樣影響工程規(guī)劃、工程團(tuán)隊(duì)的學(xué)習(xí)曲線，以及過去在軟件工具上的投入。

首先也是最重要的，這些新器件的工具應(yīng)兼容ARM，利用了ARM輔助支持系統(tǒng)，這一點(diǎn)非常關(guān)鍵。目前市場(chǎng)上的所有SoC FPGA都采用了ARM處理器IP，通常包括了來自ARM處理器軟件開發(fā)工具廣大的輔助支持系統(tǒng)的支持。但是，每一家供應(yīng)商針對(duì)器件增加的FPGA部分有不同的處理方法。這些不同對(duì)以下方面的影響較大：

全芯片調(diào)試：在獨(dú)立處理器上調(diào)試應(yīng)用程序是很好理解的問題，有成熟的軟件輔助支持系統(tǒng)提供成熟的解決方案。采用SoC FPGA，SoC不再是預(yù)定義的，相應(yīng)的，調(diào)試工具必須支持很多新結(jié)構(gòu)，如在FPGA中實(shí)現(xiàn)的其他的用戶定義外設(shè)，在FPGA中實(shí)現(xiàn)的含有硬件加速模塊的軟件功能，F(xiàn)PGA中實(shí)現(xiàn)專用算法的定制邏輯模塊。

分析CPU和FPGA。系統(tǒng)分析是任何好調(diào)試器都具備的功能，能夠幫助開發(fā)人員解決常見問題，如系統(tǒng)中的熱點(diǎn)在哪里?CPU內(nèi)核的時(shí)間都花在了哪里?所使用的高速緩存效率有多高?為能夠讓分析功能在具有集成FPGA的處理器系統(tǒng)中真正發(fā)揮作用，F(xiàn)PGA事件也必須是分析的一部分。否則，沒有FPGA自適應(yīng)調(diào)試功能，開發(fā)人員只能看到并控制部分芯片

多核調(diào)試。在多核調(diào)試中，能夠同時(shí)獨(dú)立控制并監(jiān)視處理器內(nèi)核是非常有必要的。在某些情況下，需要在一個(gè)斷點(diǎn)上停止所有內(nèi)核。但是，在其他情況下，只需要在斷點(diǎn)處停止一個(gè)處理器，而另一個(gè)內(nèi)核繼續(xù)執(zhí)行代碼。最好還能查看每一內(nèi)核上運(yùn)行的軟件。調(diào)試器和分析工具應(yīng)能夠設(shè)計(jì)支持多核應(yīng)用。作為對(duì)比，GNU基于GDB的調(diào)試工具最初只是設(shè)計(jì)滿足單核需求。基于GDB的調(diào)試器工作起來非常好，但是一次只能處理一個(gè)內(nèi)核。在多核系統(tǒng)中使用基于GDB的調(diào)試器時(shí)，可以在多個(gè)內(nèi)核上設(shè)置斷點(diǎn)。但是，當(dāng)應(yīng)用軟件最終遇到一個(gè)斷點(diǎn)時(shí)，只能觀察觸發(fā)斷點(diǎn)的內(nèi)核。實(shí)際上，每次只能調(diào)試一個(gè)內(nèi)核。在調(diào)試階段無法看到其他內(nèi)核，這對(duì)于多核調(diào)試而言是很大的局限。ARM及其輔助支持系統(tǒng)合作伙伴積極應(yīng)對(duì)這一多核難題，開發(fā)了功能強(qiáng)大的高質(zhì)量多核調(diào)試工具。當(dāng)選擇一款SoC FPGA時(shí)，重要的一點(diǎn)是所選擇的SoC FPGA系列比較容易使用真正的多核調(diào)試器。

標(biāo)準(zhǔn)工具和流程。軟件工程師使用熟悉而又成熟的工具效率會(huì)更高。在熟悉的工具中可以使用新的硬件特性。大部分工程師希望使用有很多支持的“標(biāo)準(zhǔn)”工具來編輯、編譯、下載、調(diào)試他們的應(yīng)用程序，而不是采用新的專用流程。Altera與ARM合作開發(fā)了特殊版本的業(yè)界標(biāo)準(zhǔn)ARM DS-5工具包，以支持實(shí)現(xiàn)Altera SoC FPGA的特性，發(fā)揮其優(yōu)勢(shì)。通過這一業(yè)界領(lǐng)先的協(xié)議，ARM DS-5 Altera版工具包使用熟悉的業(yè)界標(biāo)準(zhǔn)接口，提供了FPGA自適應(yīng)調(diào)試和其他關(guān)鍵多核特性。這一工具包還支持在硬件和軟件調(diào)試中只使用一條Altera USB-Blaster II電纜。

結(jié)論

SoC FPGA是功能強(qiáng)大的新一類可編程器件，適用于多種電子設(shè)計(jì)。商用器件集成了標(biāo)準(zhǔn)ARM處理器——Cortex-M3或者功能更強(qiáng)大的雙核Cortex-A9，以及豐富的外設(shè)、片內(nèi)存儲(chǔ)器、高速內(nèi)部互聯(lián)體系結(jié)構(gòu)、分層片內(nèi)存儲(chǔ)器，還有前沿的FPGA架構(gòu)。這些器件表面上看起來非常相似，但是底層體系結(jié)構(gòu)卻不盡相同。

為不同應(yīng)用選擇最佳SoC FPGA需要充分考慮六大標(biāo)準(zhǔn)，即系統(tǒng)性能、設(shè)計(jì)可靠性和靈活性、系統(tǒng)成本、功耗、未來產(chǎn)品發(fā)展路線圖，以及開發(fā)工具在幫助這些SoC FPGA取得成功方面扮演的重要角色。