英特爾攜阿爾特拉 力抗臺積賽靈思
可程式邏輯閘陣列(FPGA)大廠阿爾特拉(Altera)及英特爾昨(27)日共同宣布,雙方將利用系統(tǒng)封裝(SiP)技術,合作開發(fā)整合14奈米3D架構電晶體架構(TriGate)Stratix10FPGA及其它元件的異質架構晶片。業(yè)界認為,英特爾及阿爾特拉的延伸合作,目的是要力抗臺積電及賽靈思(Xilinx)聯(lián)軍。
本文引用地址:http://m.butianyuan.cn/article/235632.htmFPGA雙雄賽靈思及阿爾特拉的戰(zhàn)爭,已經延燒到臺積電及英特爾的戰(zhàn)爭。臺積電及賽靈思去年已採用臺積電28奈米製程及3DIC系統(tǒng)封裝(SiP)的CoWoS製程,完成業(yè)界首款異質三維積體電路(Heterogeneous3DIC)量產,而今年開始將延續(xù)到20奈米製程,以及明年進入16奈米鰭式場效電晶體製程(16FinFET)。
阿爾特拉雖然仍與臺積電進行20奈米FPGA晶片合作,但高階FPGA晶片已決定委由英特爾以14奈米TriGate製程代工。而面對臺積電及賽靈思成功利用CoWoS技術,將產品線延伸到高整合型晶片市場,阿爾特拉及英特爾昨日也宣布延伸到SiP合作,將開發(fā)內建阿爾特拉14奈米FPGA晶片及其它元件的整合型晶片。
阿爾特拉表示,與英特爾合作開發(fā)多晶片元件,在一個封裝中整合了單顆14奈米Stratix10FPGA和SoC,并可將DRAM、SRAM、特殊應用晶片(ASIC)、處理器或類比IC等,利用SiP技術整合在同一晶片當中。雙方在高性能異質架構多晶片互聯(lián)技術上的合作,能夠達到低成本特性,整合元件也能解決性能、記憶體頻寬和散熱等影響通訊、高性能運算、廣播和軍事領域高階應用所面臨的難題。
此外,面對市場傳言阿爾特拉可能回頭與臺積電合作,阿爾特拉也表示,將會加強與英特爾間的合作關係。
業(yè)界人士指出,SiP技術已經成為晶圓代工廠在先進製程的另一個競爭戰(zhàn)場,英特爾在SiP市場已是老手,臺積電除了加強在CoWoS技術及產能建置,也開始跨入晶圓級晶片尺寸封裝(WLCSP)領域,如何將SiP技術整合在先進製程解決方案之中,將是未來能否勝出的重要關鍵。
評論