推動(dòng)“可編程技術(shù)勢(shì)在必行”之趨勢(shì)

 　　二十五年以來(lái)，賽靈思公司始終處于可編程邏輯革命的前沿，引領(lǐng)FPGA平臺(tái)技術(shù)的發(fā)明和不斷升級(jí)。 在此期間，FPGA所扮演的角色也從僅僅用于設(shè)計(jì)原型膠合邏輯發(fā)展到在眾多應(yīng)用和市場(chǎng)中成為可替代ASIC和ASSP器件的高度靈活的解決方案。

　　對(duì)于那些希望在當(dāng)今極度不穩(wěn)定的全球經(jīng)濟(jì)環(huán)境中成功競(jìng)爭(zhēng)和生存的全球性系統(tǒng)廠商來(lái)說(shuō)，賽靈思FPGA已經(jīng)成為從戰(zhàn)略上來(lái)說(shuō)非常關(guān)鍵的因素。對(duì)于賽靈思公司以及我們的客戶來(lái)說(shuō)，曾經(jīng)的可編程革命已經(jīng)演化成“可編程必技術(shù)勢(shì)在必行”(programmable imperative)的現(xiàn)實(shí)。

　　可編程必技術(shù)勢(shì)在必行

　　從客戶的角度來(lái)看，可編程技術(shù)勢(shì)在必行是企業(yè)少花錢(qián)多辦事、盡可能減少風(fēng)險(xiǎn)以及為了生存而保證產(chǎn)品差異化的需要。 本質(zhì)上就是追求同時(shí)滿足互相沖突的要求。這些看起來(lái)互相沖突的要求源于不斷演化的產(chǎn)品要求，如成本、功耗、性能和密度，以及不斷加劇的商業(yè)挑戰(zhàn)，如市場(chǎng)窗口不斷縮小、易變的市場(chǎng)需求、有限的工程預(yù)算、不斷攀升的ASIC和ASSP沉沒(méi)工程成本、越來(lái)越高的復(fù)雜性以及不斷增加的風(fēng)險(xiǎn)。

　　對(duì)賽靈思來(lái)說(shuō)，要滿足對(duì)可編程技術(shù)勢(shì)在必行的需求需要從兩方面做工作。 首先是通過(guò)可編程硬件的不斷創(chuàng)新，在每個(gè)工藝結(jié)點(diǎn)在FPGA關(guān)鍵性能指標(biāo)的每個(gè)方面(價(jià)格、功率、性能、密度、功能以及可編程能力)都提供業(yè)界領(lǐng)先的價(jià)值。 第二點(diǎn)就是要為客戶提供更簡(jiǎn)單、更智能并且戰(zhàn)略上更可行的設(shè)計(jì)平臺(tái)，幫助他們?cè)诒姸嘈袠I(yè)中創(chuàng)建世界一流的基于FPGA的解決方案。這也就是賽靈思所稱的目標(biāo)設(shè)計(jì)平臺(tái)(targeted design platforms)。

　　賽靈思目標(biāo)設(shè)計(jì)平臺(tái)提供了靈活性、可用性以及開(kāi)發(fā)速度的完美組合。 簡(jiǎn)要看一下目標(biāo)設(shè)計(jì)平臺(tái)的三層結(jié)構(gòu)就可以清晰地看到賽靈思是如何做到這一點(diǎn)的(參考圖1)。

　　圖 1： 目標(biāo)設(shè)計(jì)平臺(tái)(Targeted Design Platform)

　　賽靈思目標(biāo)設(shè)計(jì)平臺(tái)支持客戶用更少的時(shí)間完成應(yīng)用基礎(chǔ)部分，從而可以將更多的時(shí)間用于提供設(shè)計(jì)所獨(dú)有的價(jià)值。

　　基礎(chǔ)平臺(tái)　　基礎(chǔ)平臺(tái)是為賽靈思所有新硬件產(chǎn)品提供支撐的基礎(chǔ)，同時(shí)也是所有賽靈思目標(biāo)設(shè)計(jì)平臺(tái)的基礎(chǔ)。 因此，也是開(kāi)發(fā)和運(yùn)行客戶軟件應(yīng)用和硬件設(shè)計(jì)的最基礎(chǔ)的平臺(tái)。

　　基礎(chǔ)平臺(tái)包括一組完好集成的、充分測(cè)試和認(rèn)證的組件，可幫助客戶立即開(kāi)始設(shè)計(jì)。

　　這些基本組件包括：

　　? FPGA 硬件

　　? ISE Design Suite設(shè)計(jì)環(huán)境

　　? 第三方綜合、仿真和信號(hào)綜合工具

　　? 通用的參考設(shè)計(jì)，如存儲(chǔ)器接口和配置設(shè)計(jì)

　　? 用于運(yùn)行參考設(shè)計(jì)的開(kāi)發(fā)板

　　? 眾多應(yīng)用廣泛的IP，如GigE、Ethernet、存儲(chǔ)器控制器以及PCIe

　　特定領(lǐng)域平臺(tái)

　　目標(biāo)設(shè)計(jì)平臺(tái)的下一層是領(lǐng)域?qū)Ｓ闷脚_(tái)。 領(lǐng)域?qū)Ｓ闷脚_(tái)通常在基礎(chǔ)平臺(tái)發(fā)布后三到六個(gè)月發(fā)布。每個(gè)領(lǐng)域?qū)Ｓ闷脚_(tái)瞄準(zhǔn)賽靈思FPGA三大用戶群體中的一個(gè)群體：嵌入式處理開(kāi)發(fā)人員，數(shù)字信號(hào)處理(DSP)開(kāi)發(fā)人員，或邏輯/連接功能開(kāi)發(fā)人員。 這也是目標(biāo)設(shè)計(jì)平臺(tái)的真正威力開(kāi)始顯現(xiàn)的地方。

　　領(lǐng)域?qū)Ｓ闷脚_(tái)對(duì)基礎(chǔ)平臺(tái)進(jìn)行的提升，通常集成了一組可預(yù)測(cè)的、可靠且智能的專用技術(shù)，包括：

　　? 更高級(jí)設(shè)計(jì)方法學(xué)和工具

　　? 領(lǐng)域?qū)Ｓ玫那度胧?、DSP和連接功能IP

　　? 領(lǐng)域?qū)Ｓ玫拈_(kāi)發(fā)硬件和子卡

　　? 針對(duì)嵌入式處理、連接功能和DSP而優(yōu)化的參考設(shè)計(jì)

　　? 操作系統(tǒng)(嵌入式處理所需的)和軟件

　　這些平臺(tái)中的每個(gè)組件和單元都經(jīng)過(guò)了測(cè)試和認(rèn)證，并且由賽靈思和合作伙伴提供支持。 利用合適的領(lǐng)域?qū)Ｓ闷脚_(tái)開(kāi)始設(shè)計(jì)能夠節(jié)約數(shù)周甚至數(shù)月的開(kāi)發(fā)時(shí)間。