基于ClearNAND閃存的系統(tǒng)設(shè)計(jì)改進(jìn)方案

　　自問(wèn)世以來(lái)，NAND閃存對(duì)ECC（糾錯(cuò)碼）糾錯(cuò)能力的要求越來(lái)越高。雖然這不是一個(gè)新問(wèn)題，但是支持最新的多層單元（MLC）架構(gòu)和每單元存儲(chǔ)三位數(shù)據(jù)（three-bit-per-cell）技術(shù)所需的ECC糾錯(cuò)能力讓系統(tǒng)人員越來(lái)越難以應(yīng)付。

　　過(guò)去，ECC一直被用于提高NAND閃存子系統(tǒng)的整體數(shù)據(jù)可靠性。但是，隨著NAND單元不斷縮小，每個(gè)浮柵內(nèi)貯存的電子數(shù)量越來(lái)越少。因此，為彌補(bǔ)更小的存儲(chǔ)單元所產(chǎn)生的更高的位誤碼率，我們必須大幅提高ECC糾錯(cuò)能力，以維持所需的系統(tǒng)可靠性。

　　隨著系統(tǒng)對(duì)ECC糾錯(cuò)要求不斷提高，實(shí)現(xiàn)ECC邏輯所需的邏輯門數(shù)量也在增加，同時(shí)系統(tǒng)復(fù)雜性也隨之提高。例如，24位ECC需要大約200，000個(gè)邏輯門，而40位ECC則需要大約300，000個(gè)邏輯門。據(jù)估計(jì)，將來(lái)先進(jìn)的ECC算法可能需要近100萬(wàn)個(gè)邏輯門（如圖1所示）。

很多高性能閃存系統(tǒng)必須使用多通道NAND閃存才能實(shí)現(xiàn)理想的性能。在這些系統(tǒng)中，每個(gè)通道都有其自己的ECC邏輯。例如，一個(gè)10通道固態(tài)硬盤（SSD）需要實(shí)現(xiàn)10通道的ECC邏輯。假如10路通道中的每一路通道都需要60位ECC，那么僅ECC邏輯就需要300萬(wàn)個(gè)邏輯門。

　　NAND閃存接口選擇

　　1.傳統(tǒng)NAND接口

　　傳統(tǒng)的NAND閃存接口是一種異步通信接口，雖然近幾年這種接口的速度已提高到50MHz，但是其它特性并沒(méi)有太大的變化。

　　幾年前，美光（Micron）與其它幾家富有遠(yuǎn)見(jiàn)的公司共同成立了一家NAND閃存組織，旨在簡(jiǎn)化業(yè)界存在的大量時(shí)序和指令標(biāo)準(zhǔn)。開(kāi)放式NAND閃存接口（ONFI）聯(lián)盟發(fā)布了其第一版ONFI 1.0規(guī)范，與最初的規(guī)范相比，這個(gè)接口規(guī)范的最大特點(diǎn)是主處理器能夠通過(guò)電子方式識(shí)別所連接的閃存類型，以及其它重要的技術(shù)參數(shù)，如時(shí)序模式、頁(yè)面大小、塊大小、ECC要求等。該特性被所有的ONFI標(biāo)準(zhǔn)繼承下來(lái)，并且一直是所有ONFI標(biāo)準(zhǔn)的重要內(nèi)容。

　　同步NAND接口的開(kāi)發(fā)是ONFI聯(lián)盟取得的另一個(gè)重要成就，這一接口規(guī)范又稱為ONFI 2。目前，ONFI 2.2規(guī)范通過(guò)一個(gè)DDR源同步接口支持高達(dá)每秒20000萬(wàn)次傳輸（200MT/s）。通電后該接口可用于異步通信模式。但是，對(duì)于更高的性能而言，當(dāng)從異步模式轉(zhuǎn)換到同步通信模式時(shí)，主處理器會(huì)提前詢問(wèn)閃存設(shè)備是否支持更高速的同步通信接口。

　　2.Direct NAND解決方案

　　該方案實(shí)現(xiàn)通過(guò)將NAND閃存芯片直接連接到主處理器或SSD控制器來(lái)管理NAND閃存。ECC算法交由硬件處理，而軟件通常執(zhí)行所有的區(qū)塊管理和損耗均衡功能。初看起來(lái)該方案可能并不理想，但考慮到今天的嵌入式處理器典型運(yùn)行速度達(dá)到數(shù)百兆赫茲，很多甚至超過(guò)千兆赫茲，這些高性能處理器能夠以更快的速度執(zhí)行區(qū)塊管理，并利用確定性多線程技術(shù)來(lái)提高閃存性能。此外，由于主處理器直接管理閃存設(shè)備，主處理器軟件可以做出實(shí)時(shí)決定，這有助于避免因意外斷電而造成的風(fēng)險(xiǎn)。

　　如圖2所示，ONFI 2.2接口規(guī)范（200MT/s）最多可支持16個(gè)標(biāo)準(zhǔn)NAND閃存芯片，典型解決方案通常采用兩個(gè)8片NAND閃存封裝。標(biāo)準(zhǔn)8片100-BallBGA封裝含有兩條獨(dú)立的NAND總線（DQ［7:0］1和DQ［7:0］2），每條總線連接4片NAND閃存。閃存控制器通過(guò)兩個(gè)芯片使能信號(hào)控制每四片堆疊的裸片。典型設(shè)計(jì)是把兩條數(shù)據(jù)總線即DQ總線連接到一起，為每個(gè)封裝提供一條8位數(shù)據(jù)總線。最高配置由兩個(gè)內(nèi)置8片裸片的100-Ball BGA封裝組成。為選定一個(gè)特定的NAND裸片，每個(gè)標(biāo)準(zhǔn)100-Ball BGA封裝需要提供四個(gè)芯片使能（CE#）控制。因此，為支持這種配置，主處理器或SSD控制器需要提供8個(gè)芯片使能信號(hào)。


3.ClearNAND解決方案

　　圖3顯示了兩個(gè)不同的系統(tǒng)實(shí)現(xiàn)：傳統(tǒng)的系統(tǒng)中主處理器或SSD控制器與NAND閃存直接相連；另一個(gè)系統(tǒng)則采用ClearNAND閃存芯片。兩種方案都采用相同的ONFI硬件接口和相似的100-Ball BGA封裝，不同之處是后者將一個(gè)薄型控制器與NAND閃存裸片整合在一個(gè)多芯片封裝（MCP）內(nèi)。ClearNAND 控制器用于實(shí)現(xiàn)MCP封裝中NAND閃存所需的ECC算法。由于采用相同的ONFI異步或同步接口，設(shè)計(jì)人員可以輕松地從標(biāo)準(zhǔn)NAND閃存升級(jí)到 ClearNAND閃存。