DSP和USB總線的高頻超聲數(shù)據(jù)采集系統(tǒng)

引言

　　超聲醫(yī)學(xué)即利用超聲波的物理特性進(jìn)行診斷和治療的一門影像學(xué)科，其臨床應(yīng)用范圍廣泛，目前已成為現(xiàn)代臨床醫(yī)學(xué)中不可缺少的診斷方法。

　　本系統(tǒng)是一個(gè)便攜式軟組織超聲診斷儀的一部分，主要功能是高頻超聲信號(hào)采集。其工作機(jī)制，是在前端低頻脈沖(20Hz~10KHz)的觸發(fā)下，對(duì)由超聲換能器產(chǎn)生的高頻超聲信號(hào)(1MHz~20MHz)進(jìn)行采集，預(yù)處理，然后通過(guò)USB總線傳輸給PC機(jī)，由軟件進(jìn)行分析、處理。

　　在本設(shè)計(jì)方案中，高速CPLD芯片作為數(shù)據(jù)采集系統(tǒng)的核心部分，相比傳統(tǒng)的MCU+ADC方法，CPLD是用硬件信號(hào)而不是軟件編程來(lái)控制 ADC，從而在速度上有很大的優(yōu)勢(shì)。而目前強(qiáng)大的VHDL編程語(yǔ)言也使得CPLD能很容易地實(shí)現(xiàn)預(yù)想的功能邏輯。數(shù)據(jù)處理部分，選用數(shù)據(jù)處理功能強(qiáng)大、處理速度高的DSP芯片作為CPU。而在與上位機(jī)通信方面，采用支持即插即用且成本也相對(duì)較低的USB接口。整體系統(tǒng)方面，各個(gè)子系統(tǒng)之間的數(shù)據(jù)傳輸和同步問(wèn)題是技術(shù)難點(diǎn)。在經(jīng)過(guò)反復(fù)比較和測(cè)試之后，采取高速存儲(chǔ)器作為數(shù)據(jù)緩沖區(qū)的方案。

系統(tǒng)各組成模塊

　　系統(tǒng)組成框圖包括三個(gè)子系統(tǒng)：CPLD子系統(tǒng)，DSP子系統(tǒng)和USB子系統(tǒng)。其中，CPLD+ADC實(shí)現(xiàn)數(shù)據(jù)采集，DSP則負(fù)責(zé)數(shù)據(jù)處理，兩者之間通過(guò)一片高速RAM來(lái)交換數(shù)據(jù)；USB芯片(AN2131Q)負(fù)責(zé)把數(shù)據(jù)通過(guò)USB線上傳給主機(jī)，它和DSP之間通過(guò)一片鎖存器進(jìn)行通信。

數(shù)據(jù)采集子系統(tǒng)(CPLD子系統(tǒng))

　　該子系統(tǒng)主要由一片Altera公司的CPLD和一片高速ADC所組成。

　　由于要采集的超聲信號(hào)最高頻率為20M，根據(jù)Nyquist定律，采樣頻率應(yīng)該在40MHz以上，為了提高精度，系統(tǒng)采用了ADI公司的AD9283芯片。該芯片最高工作頻率為100MHz，經(jīng)過(guò)測(cè)試，可很好地滿足系統(tǒng)帶寬要求。

　　以往的便攜式數(shù)據(jù)采集系統(tǒng)中，下位機(jī)部分ADC-RAM模塊往往采用MCU作為CPU來(lái)控制，因此，采集頻率直接受到MCU速度的制約，而且和 RAM存儲(chǔ)器的同步也成為問(wèn)題。經(jīng)過(guò)比較，本系統(tǒng)采用Altera公司的CPLD芯片來(lái)控制ADC和RAM，從而很好地解決了時(shí)序精度和同步的問(wèn)題。

　　CPLD作為控制芯片，實(shí)現(xiàn)的功能邏輯為：

　　● 接到DSP觸發(fā)信號(hào)(START)之后，實(shí)現(xiàn)對(duì)ADC的控制，發(fā)出一個(gè)Start信號(hào)，ADC開(kāi)始采樣工作；

　　● 與ADC控制信號(hào)同步提供RAM地址計(jì)數(shù)器(A0~A16)和寫信號(hào)(/WE)，使得每次ADC的結(jié)果直接存入RAM并且自動(dòng)增加地址；

　　● 當(dāng)?shù)刂酚?jì)數(shù)器達(dá)到最大的時(shí)候,發(fā)出中斷信號(hào)(RAM_FULL)，提示DSP系統(tǒng)RAM已滿；

　　CPLD的功能邏輯用VHDL語(yǔ)言實(shí)現(xiàn)，其編譯、仿真和綜合采用Altera官方主頁(yè)提供的MAXPLUXII Student10.1版，下載電纜自制。

數(shù)據(jù)處理子系統(tǒng)(DSP子系統(tǒng))

　　由于系統(tǒng)在后期升級(jí)中，要求對(duì)下位機(jī)部分的數(shù)據(jù)進(jìn)行較為復(fù)雜的預(yù)處理，同時(shí)系統(tǒng)在實(shí)時(shí)性方面要求較高。因此選用TI公司的TMS320C5409作為數(shù)據(jù)處理子系統(tǒng)的CPU。
　　DSP子系統(tǒng)的主要工作流程為：

　　1)接到Trigger(由前端換能模塊發(fā)出)中斷(INT0)觸發(fā)后，拉高START信號(hào)通知信號(hào)采集模塊開(kāi)始工作,然后進(jìn)入等待；

　　2)接到RAM_FULL中斷(INT1)之后，知道RAM已經(jīng)寫滿，首先將START信號(hào)拉低停止CPLD和ADC。然后開(kāi)始逐個(gè)讀RAM中的數(shù)據(jù)，根據(jù)系統(tǒng)要求做相應(yīng)處理，之后借助鎖存器發(fā)給AN2131Q；

　　3)在本系統(tǒng)中，DSP軟件部分的幾個(gè)函數(shù)體包括：主循環(huán)；int0中斷(前端觸發(fā))；int1中斷(RAM已滿)。