DSP和USB總線的高頻超聲數(shù)據(jù)采集系統(tǒng)
通信接口子系統(tǒng)(USB子系統(tǒng))
該子系統(tǒng)完成的功能,就是通過鎖存器接收DSP發(fā)過來的數(shù)據(jù),然后通過自身的USB控制器發(fā)往HOST。
采用Cypress公司的AN2131Q作為USB通信芯片。該芯片的主要特性為:
● 改進的8051內(nèi)核。性能可達到標準8051的5~10倍,與標準8051的指令完全兼容;
● 高度集成。傳統(tǒng)USB外設(shè)的硬件設(shè)計通常包括非易失性存儲器(如EPROM、EEPROM、FLASH 、ROM)、微處理器、RAM、SIE(串行接口引擎)和DMA等。EZ-USB將上述多個模塊集成在一個芯片中,從而減少了各芯片接口部分時序配合時的麻煩;
● USB內(nèi)核。AN2131Q可以代替USB外設(shè)開發(fā)者完成USB協(xié)議中規(guī)定的80%~90%的通信工作,使得開發(fā)者不需要深入了解USB的低級協(xié)議即可順利地開發(fā)出所需要的USB外設(shè);
● Cypress公司的EZ-USB系列芯片接收全部USB 的吞吐量。這種設(shè)計不受端點數(shù)目、緩沖區(qū)大小及傳輸速度的限制;
● 軟配置。外設(shè)未通過USB接口連接到PC機之前,外設(shè)上的固件存儲在PC上;一旦外設(shè)接到PC機上,PC讀取設(shè)備描述符,然后將該外設(shè)的固件下載到EZ-USB的RAM中并執(zhí)行,這個過程叫做再枚舉。這種基于RAM的軟配置方法,可以允許無限的配置和升級。
● 易用的軟件開發(fā)工具。固件可獨立于驅(qū)動程序被測試。驅(qū)動程序和固件的開發(fā)與調(diào)試相互獨立,可加快開發(fā)的速度。
AN2131Q屬于Cypress公司EZ-USB系列,其驅(qū)動在Cypress公司提供的例程中略加改動即可使用,簡單可靠,編輯、編譯工具為Microsoft的VC++6.0和98DDK,調(diào)試工具采用SOFTICE。驅(qū)動程序為上層應(yīng)用程序提供了很多API接口。
數(shù)據(jù)采集子系統(tǒng)與處理子系統(tǒng)的通信與同步
本系統(tǒng)有采樣速率快,數(shù)據(jù)量大的特點。本系統(tǒng)中,8位ADC的采樣頻率為100MHz,采樣寬度為每次20ms,那么每次采樣得到數(shù)據(jù)為 100MHz*20ms=2KB;Trigger信號脈沖寬度采用50ms,由此可計算出每幀數(shù)據(jù)量為2KB * 50ms * 10KHz = 1M。數(shù)據(jù)處理采用的DSP芯片滿足這個速率要求,但是還要通過USB把數(shù)據(jù)傳向主機,而系統(tǒng)采用的AN2131Q為USB1.1協(xié)議芯片,經(jīng)過測算其達不到理論的1Mb/s,因此,兩個子系統(tǒng)之間必須通過緩沖器進行通信。目前常用的多處理器間通信方法有三種:雙口RAM;高速FIFO;總線開關(guān)加存儲器。
其中前兩者相對簡單,容易控制,但是由于目前雙口RAM和FIFO的速率和容量都達不到本系統(tǒng)的要求,因此最終選用最后一種方法,即高速RAM 加總線開關(guān)的方法,由CPLD系統(tǒng)和DSP分時訪問RAM。CPLD在START電平變低之后,地址線輸出高阻,此時ADC的數(shù)據(jù)輸出也是高阻,此時 DSP才開始從RAM讀數(shù)據(jù),這一邏輯保證了不會發(fā)生總線沖突。
高速DSP系統(tǒng)與AN2131Q的通信控制
通過一片數(shù)據(jù)鎖存器作為緩沖器,利用TMS320C5409的XF和BIO引腳和AN2131Q的兩個IO口作為握手引腳;同時,DSP利用中斷來管理數(shù)據(jù)傳輸;AN2131Q則通過輪循來管理數(shù)據(jù)傳輸。
系統(tǒng)整體調(diào)試
由于要采集的信號頻率較高,因此,電路板的抗高頻干擾問題是一個很重要的問題,經(jīng)過測試,高頻信號在系統(tǒng)中沒有產(chǎn)生影響系統(tǒng)整體性能的干擾。用 HP信號發(fā)生器分別產(chǎn)生500KHz、5MHz、10MHz、20MHz的信號進行測試,DSP子系統(tǒng)暫時沒有對信號進行預(yù)處理而是原樣不動的發(fā)給USB 通信芯片(信號處理函數(shù)暫時設(shè)為空參數(shù))。在應(yīng)用程序中,上層軟件利用多線程處理技術(shù),把采集到的信號同時進行分析、顯示、存儲等,系統(tǒng)達到了令人滿意的實時性。
評論