智能手機設計的兩個關鍵因素

我們正處于PC機向移動便攜設備過渡的時期，據(jù)預測到2015年，全球將會有超過46億的移動用戶，而75%的內容將會由用戶自行產生，而視頻也將100%達到高清。而計算設備也進一步的便攜化，這帶來了智能手機爆發(fā)式增長。

短短幾年的時間，手機處理器工藝水平從90納米提升到現(xiàn)在的28納米，在工藝水平及主頻方面都得到了突飛猛進的發(fā)展。除了手機處理器性能的提升，越來越多的計算由云端完成，這得益于3G甚至LTE網(wǎng)絡的迅速發(fā)展。整個過程當中，處理器主頻的提升給手機廠商的設計帶來了很大的挑戰(zhàn)，其中包括信號完整性的設計以及功耗的設計。在日前深圳會展中心由創(chuàng)意時代舉辦的“第五屆手機創(chuàng)新設計大會”上，康佳集團設計驗證主管尹志誠向與會專業(yè)觀眾分享了智能手機處理器“核戰(zhàn)”下的硬件設計策略。

從功能機到智能機，如何提升信號完整性？

以下為演講摘錄：

為什么說在手機“核”軍備競賽的今天，手機設計最重要的兩個關鍵因素，一個是信號完整性設計，另外是低功耗的設計？

以一個典型的雙核智能手機技術架構為例，在這個技術架構里，在高速總線就有低功耗的DDR2、音視頻處理的HDMI、顯示和USB2.0，這些高速數(shù)據(jù)下在以前的功能機時代是無法去想象的。另外一個比較大的區(qū)別是射頻端，整體來說智能手機射頻的通訊制式更加集成，集成了多種通信制式，同時在連接端，進場連接端有藍牙、WIFI、GPS。這一部分在以前功能手機的設計中是很簡單的，只需要射頻測試就能搞定的事情，但現(xiàn)在涉及到要有耦合和NFC的控制。

在電池部分，由于現(xiàn)在電池容量也越來越大，核心處理器對電池的要求也越來越多，功耗要求也越來越大。在這一部分，會要求到PDN電源網(wǎng)絡合理分配的設計和壓降的設計。

以前我們在功能機時代做設計比較簡單，原理圖出來之后直接畫機，然后直接測試一下就可以通過了。但在目前智能機高速發(fā)展的時代，這種設計一定要基于仿真的主板設計。在原理圖完成之后，首先要經過信號和PI的前仿真，通過分析通道阻抗匹配、拓撲結構，分析電源地層疊的分布，自動優(yōu)化輸出電容濾波方案的BOM清單，分析電源地平面結構劃分。PCB設計完成以后，要經過SI/PI的后仿真，分析信號時域波形、電源實時噪聲，分析信號與電源地之間干擾、電源地阻抗、諧振模式，自動優(yōu)化電容濾波方案、消除諧振點，分析電源地平面、過孔等直流壓降/電流密度，達到一個比較好的PCB設計性能，然后測試通過以后，整個產品才可以往下繼續(xù)走。

在我們做仿真的過程當中，也有一些經驗想跟大家做一些分享。像多層的BI電流回路，目前智能機一般是8層板到10層板，我列了8層板的回流路徑。有兩種方式解決：一種是在去耦電容與組IC在主板的不同側面，只需要考慮到去耦電容和IC電流路徑最短原則就可以了，只考慮到垂直過孔的回流路徑。但事實上很多時候是在去耦電容和組IC在同一側面，這時候更多是考慮內部走線的情況，就會比較復雜一點。從左IC的地過孔過來之后，經過PCP走線，最后要考慮電流的回路平面，電源和地過孔的數(shù)量匹配，通過去耦電容以后回到組IC，整個路程要分析這部分內容，走線的回流平面。