新聞中心

EEPW首頁 > EDA/PCB > 新品快遞 > Cadence新芯片集成解決方案改進(jìn)Virtuoso平臺(tái)

Cadence新芯片集成解決方案改進(jìn)Virtuoso平臺(tái)

作者:電子設(shè)計(jì)應(yīng)用 時(shí)間:2004-03-10 來源:電子設(shè)計(jì)應(yīng)用 收藏
設(shè)計(jì)系統(tǒng)有限公司(紐約證券交易所代碼:CDN)今日宣布,他們結(jié)合最新版本的Virtuoso Chip Editor,推出了一種新的芯片集成流程,對(duì)原先Virtuoso

關(guān)鍵詞: Cadence

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉