圖像數(shù)字轉(zhuǎn)換器

Fairchild公司的FMS9884A圖像數(shù)字轉(zhuǎn)換器是一個(gè)完整的集成模擬接口。它可把分辨率1280×1024（85Hz刷新）或1600×1200（75Hz刷新）RGB圖像數(shù)字化，采用隔行像互取樣。ADC取樣時(shí)鐘由外部源或用內(nèi)部PLL的輸入水平同步信號(hào)激勵(lì)。輸出數(shù)據(jù)經(jīng)一個(gè)端口（全速率）或雙端口（每個(gè)端口都是半速率）輸出。通過(guò)SMBus/I2C兼容串行端口存取寄存器進(jìn)行設(shè)置和控制。輸入幅度范圍是500～1000mV（DC或AC耦合）。AC耦合輸入的低基準(zhǔn)由輸入箝位建立，輸入箝位由內(nèi)部產(chǎn)生或外部提供。三個(gè)信道所共有的箝位脈沖、帶隙基準(zhǔn)電壓和時(shí)鐘由PLL或外部源提供。數(shù)字?jǐn)?shù)據(jù)電平是2.5～3.2V CMOS兼容。

FMS9984A圖像數(shù)字轉(zhuǎn)換器框圖示于圖1。

主要特性有：

·3信道

·100/140Ms/s轉(zhuǎn)換率

·可編程箝位

·400ps PLL時(shí)鐘跳動(dòng)

·可調(diào)的增益和補(bǔ)償

·內(nèi)部基準(zhǔn)電壓

·I2C/SMBus兼容串行端口

下面給出它的三個(gè)應(yīng)用電路：DC耦合數(shù)字轉(zhuǎn)換器，AC耦合數(shù)字轉(zhuǎn)換器和雙端口輸出VGA數(shù)字轉(zhuǎn)換器。為使元件數(shù)量少，建議用片上電路：ADC取樣時(shí)鐘、箝位、電壓基準(zhǔn)和雙端口數(shù)據(jù)輸出。

DC耦合數(shù)字轉(zhuǎn)換器

圖2示出DC耦合視頻數(shù)字轉(zhuǎn)換器電路。3.3V電平的水平同步（HS）和垂直同步（VS）以及RGB輸入、串行端口數(shù)據(jù)（SDA）和串行端口時(shí)鐘（SCL）輸入到FMS9984A。輸入數(shù)據(jù)是3信道A端口數(shù)據(jù)，最大速率為140Ms/s 24位像素。數(shù)據(jù)在DCK（輸出數(shù)據(jù)時(shí)鐘）的負(fù)沿選通輸出。HSOUT（水平同步輸出）確定一行的有效視頻，而輸入垂直同步（VS）傳輸為VSOUT（垂直同步輸出），以同步控制輸出數(shù)據(jù)的數(shù)字化幀。調(diào)節(jié)增益（GR、GG、GB）和補(bǔ)償（OSR、OSG，OSB）寄存器中的數(shù)值，可使輸入轉(zhuǎn)換范圍匹配輸入模擬信號(hào)。

AC耦合數(shù)字轉(zhuǎn)換器

圖3示出AC耦合視頻數(shù)字轉(zhuǎn)換電路圖。水平同步輸入（HS）通過(guò)一個(gè)電壓分壓器到FMS9884A，電壓分壓器把5.0V邏輯高態(tài)衰減為FMS9884A的3.3V高態(tài)輸入電平。垂直同步信號(hào)也衰減成3.3V以使VSOUT電平與FMS9884的3.3V像素處理相兼容。輸出數(shù)據(jù)是三信道A端口數(shù)據(jù)，最大速率為140Ms/s24位像素。數(shù)據(jù)在DCK的負(fù)沉選通輸出。HSOUT確定一行的有效視頻，而輸入垂直同步（VSIN）傳輸為VSOUT輸出數(shù)據(jù)，以便同步控制輸出數(shù)據(jù)的數(shù)字化幀。

控制通過(guò)串行端口，把150Ω電阻器接入串行端口，以便連接5C邏輯。假若串行總線工作電平是3.3V，就不需要接入這些電阻器。

雙端口輸出VGA數(shù)字轉(zhuǎn)換器

圖4是雙端口輸出VGA數(shù)字轉(zhuǎn)換器電路圖。輸入RGB視頻有綠信號(hào)同步。輸出數(shù)據(jù)是雙端口。COAST（PLL跟蹤）在水平同步無(wú)效或2H脈沖出現(xiàn)時(shí)維持PLL。RGB輸入信號(hào)AC耦合到FMS9884A RGB輸入，綠信號(hào)輸入連接到同步分離器輸入CVIN。輸出數(shù)據(jù)是三信道雙端口數(shù)據(jù)，每個(gè)端口最大速率為70Ms/s。A端口數(shù)據(jù)與DCK負(fù)沿同步。B端口數(shù)據(jù)在下列條件下傳輸：·并行數(shù)據(jù)輸出模式中DCK正沿。

·隔行數(shù)據(jù)輸出模式中DCK負(fù)沿。

來(lái)自同步分離器輸出CSOUT的綜合同步加到HSYNC（水平同步）輸入內(nèi)部PLL基準(zhǔn)。CSSOUT包含水平和垂進(jìn)同步信號(hào)，這些信號(hào)可由其后的同步處理邏輯進(jìn)行分離。假若垂直同步脈沖忽略水平同步或假若鋸齒或均衡幀同步脈沖出現(xiàn)，則同步處理邏輯應(yīng)發(fā)出COAST，在垂直同步期間斷開(kāi)來(lái)自HSYNC的PLL。

CSSOUT信號(hào)中的垂直和水平同步波形成幀有效的視頻范圍。