TLV32AC56/57音頻信號(hào)處理器

摘要：TLV320C56/57是美國TI公司生產(chǎn)的音頻處理集成電路（VBAP），它的發(fā)送和接收通道采用獨(dú)立的A/D和D/A，從而有效地克服了語音串?dāng)_問題，該產(chǎn)品有C、L兩個(gè)系列，分別對(duì)應(yīng)于不同的使用環(huán)境溫度。片內(nèi)集成有編譯碼電路、濾波器以及放大電路，可直接與話筒和揚(yáng)聲器接駁，其數(shù)字輸入通道與所有的DSP兼容。時(shí)鐘頻率與CT2、PECT、GSM、PCS數(shù)據(jù)通信標(biāo)準(zhǔn)對(duì)應(yīng)，適用于手提電話等通信設(shè)施。

關(guān)鍵詞：數(shù)字音頻處理 發(fā)送 接收 TLV320AC56/57

1 概述

TLV320AC56/57音頻處理集成電路（VBAP）內(nèi)含發(fā)送和接收編譯碼電路以及發(fā)送、接收濾波器，可用于遠(yuǎn)距離語音通訊、數(shù)字信號(hào)處理、數(shù)字音頻處理、數(shù)字信號(hào)測量等系統(tǒng)和領(lǐng)域。TLV320AC56/57的主要參數(shù)如下；

●電源電壓Vcc:-0.3V～5.5V；

●輸出信號(hào)電壓（DOUT）：-0.3V～5.5V；

●輸入信號(hào)電壓（DIN）：-0.3V～5.5V；

●使用溫度范圍：后綴C為0～70℃

后綴I為-40～85℃；

●最大功率：1150mW；

●典型功耗：20mW。

TLV320AC56/57有DIP和PT兩種封裝形式，圖1所示為其引腳排列圖。

TLV320AC56/57集成電路有壓展和線性兩種工作模式。在壓展工作模式下，數(shù)據(jù)的發(fā)送和接收均為8位；在線性工作模式下，數(shù)據(jù)的發(fā)送和接收為16位，其中13位為信號(hào)數(shù)據(jù)，另3位用于衰減控制，也可填充三個(gè)“0”。

發(fā)送部分可直接與駐極體話筒接口，以將話筒信號(hào)送給緩沖放大器變固定電平信號(hào)，然后再經(jīng)去噪后送給帶通濾波器。在壓展工作模式下，濾波器輸出信號(hào)應(yīng)送給壓展A/D轉(zhuǎn)換器。否則，信號(hào)傳送給A/D轉(zhuǎn)換器以進(jìn)行線性轉(zhuǎn)換。并將轉(zhuǎn)換結(jié)構(gòu)變成串行數(shù)據(jù)流從DOUT輸出。

接收部分有壓展和線性兩個(gè)D/A轉(zhuǎn)換器，分別用于轉(zhuǎn)換從DIN輸入的串行數(shù)據(jù)。所得的模擬信號(hào)送到隔離電容濾波器以濾除帶外信號(hào)。濾波器同時(shí)提供（SinX）/X校正以使信號(hào)平滑。其輸出信號(hào)將直接供給耳機(jī)放大器，該放大器的增益是可調(diào)的，并能提供低功耗的差分輸出。

TLV320AC56/57內(nèi)有一帶隙高精度電源電路，可提供所有的參考電壓，參考電壓VMID等于Vcc/2，對(duì)放大電路和話筒偏置提供相當(dāng)于1/2電平的虛地，另一參考電壓可為MICBIAS提供話筒的電流偏置。圖2是它的功能方框圖。

2 引腳功能

下面是TLV320AC56/57的引腳功能說明。其中各引腳后的括號(hào)內(nèi)分別是DIP-20和PT-48腳封裝的引腳號(hào)，“×”表示該封裝無此引腳。

AGND（×/34腳）：所有內(nèi)部模擬電路地；

AVcc(×/4腳)：所有內(nèi)部模擬線中的3V供電電源；

CLK（11/19腳）：時(shí)鐘輸入，在固定比特率的情況下，它可作為主時(shí)鐘、發(fā)送和接收數(shù)據(jù)的時(shí)鐘，在可變比特率條件下，CLK僅作主頻時(shí)鐘用；

DCLK（7/14腳）：固定或變比特率選擇端。DCLK與VCC相連時(shí)，選擇固定比特率模式；DCLK不與VCC相連時(shí)，選擇可變比特率模式，這時(shí)，DCLK是接收數(shù)據(jù)時(shí)鐘；

DGND（×/27腳）：所有數(shù)據(jù)線路的接地端；

DIN（8/15腳）：接收數(shù)據(jù)輸入端，在固定比特率模式下，接收數(shù)據(jù)時(shí)鐘頻率的波形負(fù)波時(shí)，接收數(shù)據(jù)輸入；

DOUT（13/21腳）：發(fā)送數(shù)據(jù)輸出端，當(dāng)發(fā)送數(shù)據(jù)時(shí)鐘的正半波時(shí)發(fā)送數(shù)據(jù)；

DVCC（×/9腳）：所有內(nèi)部數(shù)據(jù)線路的3V電源；

EARA（2/44腳）：耳機(jī)輸出端，與EARB組成差分驅(qū)動(dòng)輸出（模擬信號(hào)輸出）；

EARB（3/45腳）：耳機(jī)輸出端，與EARA組成差分驅(qū)動(dòng)輸出（模擬信號(hào)輸出）；

EARGS（4/46腳）：耳機(jī)輸出增益設(shè)置輸入端，一個(gè)外部電阻電壓分配網(wǎng)絡(luò)聯(lián)EARA和EARB兩端，其電壓分配比率決定著功率放大器的增益。當(dāng)EARGS與EARB相連時(shí)，增益最大；EARGS與EARA連接時(shí)，增益最小。外接RC網(wǎng)絡(luò)可校正耳機(jī)的頻率響應(yīng)；

EARMUTE（10/17腳）：耳機(jī)輸出靜音控制信號(hào)輸入端，當(dāng)EARMUTE為低電平時(shí)，輸出放大器靜止，無音頻信號(hào)輸出；

FSR（9/16腳）：接收通道數(shù)據(jù)幀同步信號(hào)輸入端。在可變比特率模式下接收數(shù)據(jù)時(shí)，此信號(hào)應(yīng)為高電平；如果FSR處于TTL低電平并持續(xù)5個(gè)幀時(shí)間以上，接收通道處于等待狀態(tài)，而后，如果FSR處于高電平5個(gè)幀時(shí)間以上，DIN進(jìn)入數(shù)據(jù)檢測狀態(tài)，等待數(shù)據(jù)輸入；

FSX（12/20腳）：發(fā)送通道數(shù)據(jù)幀同步信號(hào)輸入端。它與FSR沒有聯(lián)系，但有一模擬信號(hào)從此腳輸入。如果FSX處于TTL低電平并持續(xù)5個(gè)幀時(shí)間以上，發(fā)送通道則處于等待狀態(tài)，然后，如果FSX處于高電平5個(gè)幀時(shí)間以上，DOUT也將進(jìn)入數(shù)據(jù)檢測狀態(tài)，等待發(fā)送數(shù)據(jù)；

GND（16/×腳）：內(nèi)部線路接地端；

LINSEL（15/26腳）：線性模式選擇輸入端。當(dāng)它為低電平時(shí)，選擇線性編/譯碼工作方式；當(dāng)處于高電平時(shí)，選擇壓展編/譯碼模式。XX56壓展碼采用μ律，XX57采用A律；

MICBIAS（20/42腳）：話筒偏置，對(duì)駐極體話筒，MICBIAS電壓等于VMID；

MICGS（19/41腳）：內(nèi)部話筒放大器輸出端。通常作為反饋信號(hào)用作話筒放大器的增益控制，如果需要附加音響，可在MICGS和EARGS（模擬）之間接一個(gè)電阻網(wǎng)絡(luò)；

MICIN（18/40腳）：話筒信號(hào)輸入端；

MICMUTE（6/11腳）：話筒輸入靜音控制信號(hào)輸入。當(dāng)此信號(hào)為低電平時(shí)，發(fā)送的數(shù)字信號(hào)均為“0”；

PDN（1/43腳）：電源控制信號(hào)輸入端，當(dāng)此信號(hào)為TTL低電平時(shí)，系統(tǒng)將降低電源電壓，以減小能量的損耗；

TSX/DCLKX（14/22腳）：發(fā)送時(shí)間通道選通或發(fā)送通道的數(shù)據(jù)時(shí)鐘輸入端。在固定比率模式下，該引腳的一個(gè)開漏極輸出并直接到地。通常也作為三態(tài)緩沖器的使能信號(hào)。在可變比特率條件下，DCLKX是數(shù)據(jù)時(shí)鐘的輸入端；

Vcc(5/×腳)：所有內(nèi)部線路的3V電源；

VMID（17/36腳）：VCC/2偏置參考電壓，在該端接入一個(gè)4700pF～1μF的低損高頻電容到地可作濾作用。

3 工作過程

在電源正常工作時(shí)，TLV320AC56/57可在下列情況下進(jìn)行初始化操作：

（1）接地；

（2）接通VCC；

（3）接通所有的時(shí)鐘信號(hào)；

（4）將PDN接至TTL高電平；

（5）把同步脈沖加在FSX和FSR端。

該芯片對(duì)死機(jī)設(shè)計(jì)有很好的保護(hù)。但當(dāng)電源狀況不符合要求時(shí)，死機(jī)的情況仍有可能發(fā)生。轔幫助確認(rèn)死機(jī)情形，在電源VCC與GND之間應(yīng)反接一個(gè)二極管，它的正向壓降應(yīng)等于或小于0.4V（可選用1N5711或等同元件）。

在發(fā)送通道加上或打開電源開關(guān)時(shí)，DOUT和TSX在大約4個(gè)幀時(shí)間內(nèi)（約500μs）保持高阻態(tài)，然后，DOUT、TSX和其它信號(hào)均有效，并在各自的時(shí)間通道中處理信號(hào)。因?yàn)樽詣?dòng)清零線路的原因，發(fā)送端模擬電路約需60ms達(dá)到平衡。為進(jìn)一步完善系統(tǒng)，當(dāng)CLK中斷時(shí)，DOUT和TSX應(yīng)置于高阻態(tài)。

TLV320AC56/57系統(tǒng)可提供低電平工作和三種等待模式。當(dāng)一個(gè)外部低電平信號(hào)加在PDN時(shí)，系統(tǒng)將關(guān)機(jī)。沒有信號(hào)時(shí)，PDN內(nèi)部上拉至高電平以使系統(tǒng)保持活性。在低電平模式下，系統(tǒng)的電源消耗僅為2mW。

等待模式分整機(jī)等待、發(fā)送通道等待和接收通道等待三種。為使整機(jī)進(jìn)入等待模式，F(xiàn)SX和FSR都應(yīng)保持低電平；在接收通道等待模式下，F(xiàn)SX輸入脈沖，F(xiàn)SR保持低電平；如果FSR接收脈沖，F(xiàn)SX保持低電平，則進(jìn)入發(fā)送通道等待模式，此時(shí)接收通道有效，在整機(jī)等待模式，系統(tǒng)電源消耗約為4mW。

將DCLKR接至VCC，則系統(tǒng)選擇固定比特率工作方式。同時(shí)也選擇了主時(shí)鐘（CLK）、同步信號(hào)時(shí)鐘（FSX和FSR）頻率和FSX輸出。FSX和FSR用來決取樣頻率。在CFLK的正半周期，數(shù)據(jù)由DOUT發(fā)送，在CLK的下降沿，數(shù)據(jù)隨FSR由DIN輸入。當(dāng)接到數(shù)據(jù)字時(shí)，D/A轉(zhuǎn)換開始，轉(zhuǎn)換后的模擬信號(hào)先保持在電容中，然后傳送給接收濾波器。

將DCLKR接至數(shù)據(jù)接收時(shí)鐘即選擇了可變比特率工作方式，同時(shí)也選定了接收時(shí)鐘頻率。在這種模式下，主時(shí)鐘控制開關(guān)電容濾波器，從而DIN和DOUT端的輸出則分別由DCLKR和DCLKX來控制，TLV320AC56/57允許系統(tǒng)以低于時(shí)鐘頻率的任何速度傳輸數(shù)據(jù)，但DCLKR和DCLKX必須與CLK同步。

當(dāng)FSX輸入高電平時(shí)，在DCLKX的正半周將由DOUT端將數(shù)據(jù)發(fā)送出去。當(dāng)FSR為高電平時(shí)，在DCLKR的負(fù)半周，由DIN接收數(shù)據(jù)，在可變化特率模式下，如果DCLK有振蕩信號(hào)，且FSX保持高電平，則在一幀的時(shí)間通道內(nèi)，DOUT上的數(shù)據(jù)字是重復(fù)的。

為了避免因中斷而引起的串音干擾，芯片使用了單獨(dú)的數(shù)-模轉(zhuǎn)換器、濾波器和通道參考電壓，這使得兩個(gè)通道可以完全獨(dú)立運(yùn)行。主時(shí)鐘、數(shù)據(jù)時(shí)鐘和時(shí)間通道的檢測必須在每一開始的時(shí)候同步。

芯片內(nèi)部產(chǎn)生的精確帶隙參考電壓可為發(fā)送與接收通道提供所有的參考起泡沫。在制造過程中，芯片的每一通道的增益都已得到調(diào)整。從而保證了在外部電壓和溫度變化時(shí)增益的穩(wěn)定性。

4 應(yīng)用接口

TLV320AC56采用的是μ律（壓展模式），相當(dāng)于CCITT G.711標(biāo)準(zhǔn)。而TLV320AC57則采用A律，相當(dāng)于CCITT G.711標(biāo)準(zhǔn)。在線性模式下兩者相同。且輸入放大器的接口與駐極體話筒完全兼容，其典型接口電路如圖3所示。話筒放大器的輸出MICGS通常與反饋網(wǎng)絡(luò)相連，該信號(hào)同時(shí)加在放大器的反相輸入端以穩(wěn)定放大器的增益值。VMID端可用于濾波器的接入。而MICUMUTE端上的開關(guān)K可用來對(duì)話筒靜音進(jìn)行控制。