新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 數(shù)字相機(jī)用CCD信號(hào)處理器

數(shù)字相機(jī)用CCD信號(hào)處理器

作者: 時(shí)間:2006-05-07 來(lái)源:網(wǎng)絡(luò) 收藏

CCD(電荷耦合器件)信號(hào)處理器VSD2100是一款完整的數(shù)字相機(jī)IC,它為CCD陣列輸出提供信號(hào)調(diào)理和10位A/D變換。它所提供的CCD信號(hào)處理包括:從像素獲取視頻信息的相關(guān)雙取樣(CDS);與供變化的照明度條件用的數(shù)字控制相當(dāng)?shù)?d到+34dB增益;為得到精確黑色基準(zhǔn)的黑色電平箝位。該主信號(hào)處理器的特性包括53dB SNR。其10位A/D變換的變換率達(dá)27MHz,而且沒(méi)有漏代碼。低電壓(2.7V到3.6V),低功率(2.7V為160mW,3.0為190mW)便攜工作。

本文引用地址:http://m.butianyuan.cn/article/242351.htm

它的應(yīng)用包括:視頻相機(jī),數(shù)字靜止相機(jī),PC相機(jī)和保密相機(jī)。

VSP2100Y功能框圖示于圖1,其中CCDD:CCD信號(hào)輸入,CCDR:偽反饋回路外接電容,REFCK:CDS基準(zhǔn)取樣脈沖,DATCK:CDS數(shù)據(jù)取樣脈沖,WRT:串行數(shù)據(jù)輸入的寫(xiě)脈沖,SD:D/A變換器串行數(shù)據(jù)輸入,SCLK:串行數(shù)據(jù)輸入的時(shí)鐘,DACOUT:D/A變換器輸出,0B:光學(xué)黑色箝位脈沖,ADCK:數(shù)字?jǐn)?shù)據(jù)輸出鎖存時(shí)鐘,DRVDD:數(shù)字輸出(B1~B10)的數(shù)字電源。從圖1可見(jiàn),CCD陣列的輸出先送到相關(guān)雙取樣器(CDS),然后到有對(duì)數(shù)控制特性的電壓控制衰減器(VCA),并在加到10位A/D變換器輸入之后送到輸出放大器,采用兩個(gè)校正周期來(lái)降低其失調(diào)變化。在偽像素時(shí)間期間激勵(lì)輸入自動(dòng)零電路以清除相關(guān)雙取樣器的失調(diào)。在光黑色定時(shí)期間用另一個(gè)自動(dòng)零電路來(lái)消除與輸出放大器有關(guān)的失調(diào)和來(lái)自CDS的剩余失調(diào)。

相關(guān)雙取樣器(CDS)去掉來(lái)自圖像傳感器輸出的低頻噪聲。在基準(zhǔn)時(shí)段期間和數(shù)據(jù)時(shí)段期間對(duì)來(lái)自CCD陣列的輸出取樣。用減法消除呈現(xiàn)在輸入端,并比像素時(shí)段大一個(gè)周期的噪聲。VSP2100采用一種三track/hold相關(guān)雙取樣器結(jié)構(gòu)(見(jiàn)圖2)。Track/Hold2在基準(zhǔn)時(shí)段期間被REFCK信號(hào)取樣。Track/Hold3在數(shù)據(jù)Track/Hold1被DATCK信號(hào)取樣的相同時(shí)間被重新取樣。這樣做是為了去掉來(lái)自Track/Hold2的大的瞬變,這種大的瞬變是跟蹤和保持采集時(shí)間期間所呈現(xiàn)出的復(fù)位瞬變的一部分。Track/Hold3的輸出經(jīng)電壓跟隨器緩沖。



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉