新聞中心

EEPW首頁 > 測試測量 > 設(shè)計應(yīng)用 > 一種基于DDS的電路板檢測儀信號源設(shè)計

一種基于DDS的電路板檢測儀信號源設(shè)計

作者: 時間:2010-11-24 來源:網(wǎng)絡(luò) 收藏

  2 基于信號發(fā)生器的設(shè)計

  該信號發(fā)生器是作為的激勵,產(chǎn)生的信號分別為:頻率為16 000±0.8 Hz的正弦波,頻率為128 000±* Hz,64 000±3.2 Hz,4 000±O.2 Hz的方波和周期為10μs,占空比為1:4的脈沖信號。下面以正弦波的產(chǎn)生為例說明的實(shí)現(xiàn)過程。當(dāng)f0=16 000 Hz,N=16時,根據(jù)式(1),則K=104。

  2.1 相位累加器

  相位累加器主要是根據(jù)頻率控制字生成ROM查找表的地址,采用硬件描述語言Verilog DHL實(shí)現(xiàn),其源程序為:

  文本輸入完畢后,用QuartusⅡ進(jìn)行編譯,然后生成.bsf文件,以便在頂層設(shè)計時調(diào)用。其生成頂層模塊如圖2所示。



關(guān)鍵詞: DDS 信號源 電路板檢測儀 FPGA

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉