1比特PCM碼同步器的研究

摘要：提出一種在遙測(cè)系統(tǒng)中PCM碼同步時(shí)鐘快速恢復(fù)的新方法，與過去使用的模擬/數(shù)字鎖相環(huán)法進(jìn)行了比較，并以此設(shè)計(jì)出種快速、寬帶、高精度的PCM碼時(shí)鐘的再生電路。同時(shí)給出了該電路的性能分析及實(shí)驗(yàn)結(jié)果。

關(guān)鍵詞：遙測(cè)系統(tǒng) PCM解調(diào) 碼同步 數(shù)字鎖相環(huán)

當(dāng)今世界航天、航空技術(shù)的飛速發(fā)展，對(duì)遙測(cè)系統(tǒng)的技術(shù)要求越來越高，提出了大容量高碼速率、覆蓋面寬、靈活性好、通用性強(qiáng)、保密性好等一系列較高的技術(shù)提標(biāo)。在遙測(cè)系統(tǒng)中，碼同步器的設(shè)計(jì)至關(guān)重要，它不僅用于監(jiān)測(cè)輸入的PCM碼流，而且在獲取字同步、幀同步、副幀同步以及數(shù)據(jù)存儲(chǔ)、處理的過程中為系統(tǒng)提供一個(gè)準(zhǔn)確的碼同步時(shí)鐘信號(hào)。

1 問題的提出

本系統(tǒng)使用NRZ-L（不歸零線性碼）碼進(jìn)行傳輸，用高電平表示“1”，用零電平表示（0），在碼元期間電平保持不變，由于其不要求預(yù)先編碼或做專門的處理，所以產(chǎn)生和編碼簡(jiǎn)單。NRZ-L碼的功率譜可以通過自相關(guān)函數(shù)求得，兩者為傅氏變換對(duì)。

對(duì)于NRZ-L偽隨機(jī)碼序列（r級(jí)m序列），其周期p=2 r-1，根據(jù)自相關(guān)定義，在時(shí)域上將m序列與其自身延時(shí)求和，可以推導(dǎo)出m序列的自相關(guān)函數(shù)：

對(duì)它求傅氏變換得到m序列的功率譜函數(shù)：

由NRZ-L的功率譜可以看出，當(dāng)f=f0時(shí)，Sx(f)=0，即NRZ-L隨機(jī)序列中不存在基頻——同步時(shí)鐘分量。

由此可知，NRZ-L隨機(jī)序列的頻譜中含有直流分量且隨著信號(hào)碼值變化而變化。尤其當(dāng)信息中包含長串的連“1”或連“0”時(shí)，由于信號(hào)不出現(xiàn)跳變，因而此時(shí)如何提取碼同步信號(hào)就成了碼同步設(shè)計(jì)的一個(gè)重點(diǎn)和難點(diǎn)。

2 鎖相環(huán)路法及其缺陷

過去的碼同步器由模擬鎖環(huán)路來實(shí)現(xiàn)，它由鑒相器（PD）、低通濾波器（LPF）、壓控振蕩器（VCO）組成，如圖1所示。

環(huán)路得到輸入信號(hào)后，鑒相器對(duì)輸入信號(hào)與壓控振蕩器的輸出進(jìn)行相位比較，產(chǎn)生誤差電壓，低通濾波器后控制壓控振蕩器輸出的頻率及相位，使兩個(gè)頻率的相位差減小。如果輸入信號(hào)的頻率和相位與壓控振蕩器的振蕩頻率接近，那末由于鎖相環(huán)路的反饋特性將使壓控振蕩器的輸出信號(hào)與輸入信號(hào)保持同步，即“鎖定”。此時(shí)頻率差為零，相位差為一固定的常數(shù)。但是由于PD、LPF、VCO都是模擬電路，在電路的可靠性、穩(wěn)定性和集成度方面都有其可克服的缺陷，尤其當(dāng)輸入信號(hào)的頻率改變時(shí)，模擬電路適應(yīng)性較弱，電路將得不改變?cè)S多參數(shù)。而數(shù)字電路由于只存在導(dǎo)通、截止兩種狀態(tài)，因此誤操作的可能性很小，不存在VCO的非線性和鑒相器的零點(diǎn)漂移等問題。目前廣泛使用超前/滯后式數(shù)字鎖相環(huán)路來恢復(fù)碼同步時(shí)鐘，如圖2所示。

鎖相環(huán)路工作時(shí)，輸入信號(hào)經(jīng)微分器提取出邊沿，與碼同步信號(hào)二元鑒相，產(chǎn)生超前或滯后信號(hào)。此信號(hào)經(jīng)一個(gè)低通濾波器去控制數(shù)控振蕩器產(chǎn)生超前或后脈沖，調(diào)整相位，完成鎖定過程。與模擬鎖相環(huán)路法的同步相比，數(shù)字鎖相環(huán)路法具有結(jié)構(gòu)簡(jiǎn)單、可靠性高等優(yōu)點(diǎn)。

鎖相環(huán)路工作時(shí)，輸入信號(hào)經(jīng)微分器提取出邊沿，與碼同步信號(hào)二元鑒相，產(chǎn)生超前或滯后信號(hào)。此信號(hào)經(jīng)一個(gè)低通濾波器去控制數(shù)控振蕩器產(chǎn)生超前或滯后脈沖，調(diào)整相位，完成鎖定過程。與模擬鎖相環(huán)路法的同步相比，數(shù)字鎖相環(huán)路法具有結(jié)構(gòu)簡(jiǎn)單、可靠性高等優(yōu)點(diǎn)。

通過上述介紹，可以發(fā)現(xiàn)上述鎖相環(huán)路法（模擬/數(shù)字）存在著以下問題：

（1）結(jié)構(gòu)較復(fù)雜。即使是數(shù)字鎖相環(huán)路法，也需要近100個(gè)觸發(fā)器，比較耗費(fèi)資源。

（2）同步建立時(shí)間與精度互為矛盾。鎖相環(huán)路是一個(gè)反饋結(jié)構(gòu)，這種反饋結(jié)構(gòu)使它的同步建立時(shí)間和調(diào)整精度變成了一對(duì)矛盾。以數(shù)字鎖相環(huán)路法為例，鑒相器PD輸出的超前/滯后脈沖，如果輸出脈沖步長較小，所需鎖定時(shí)間較長，且失步后，重新鎖定的時(shí)間也較長，丟失的數(shù)據(jù)較多，步長加大可以減少鎖定所需時(shí)間，但同時(shí)鎖定精度下降，產(chǎn)生矛盾。通常采用變階的方法縮短同步建立時(shí)間并保持高精度，但同時(shí)產(chǎn)生了結(jié)構(gòu)復(fù)雜的問題。

（3）帶寬較窄。如果出現(xiàn)信號(hào)由于傳輸或器件發(fā)生漂移引起頻率偏差較大的情況，鎖相環(huán)碼同步法將無能為力。

3 1bit同步器的設(shè)計(jì)原理

針對(duì)以上問題，本文介紹一種新型的全數(shù)字PCM碼同步器，其特點(diǎn)是適應(yīng)性好，頻率跟蹤快。整個(gè)系統(tǒng)由一個(gè)可編程數(shù)字濾波器、一個(gè)雙這沿提取器、一個(gè)數(shù)字預(yù)測(cè)器和一個(gè)合成器組成，如圖3所示。

由于輸入信號(hào)不可避免地存在著各種干擾，這些干擾脈沖將影響碼同步脈沖和PCM數(shù)據(jù)的提取，由此在輸入端加一個(gè)可編程數(shù)字濾波器。該濾波器可根據(jù)具體碼寬調(diào)整濾波寬度，其原理為：設(shè)pcm_in為濾波前的輸入，pcm_out為濾波后的輸出，濾波寬度，ls=T0×m，T0為高精度時(shí)間clk的周期，輸出為：

pcm_in[n]為當(dāng)前的輸入，pcm_out[n]為當(dāng)前的輸出，pcm_out[n-1]為1個(gè)時(shí)鐘前的輸出，輸入信號(hào)經(jīng)m個(gè)時(shí)鐘濾波后輸出，其仿真結(jié)果見圖4。

雙邊沿提取器的作用是在輸入信號(hào)的跳變碼元的上升沿或下降沿處產(chǎn)生邊沿脈沖，是輸入信號(hào)頻率及相位的真實(shí)反映，可有效校準(zhǔn)碼同步器鎖定的精度。在同步過程中，當(dāng)輸入的碼值發(fā)生變化時(shí)，將在邊沿產(chǎn)生一個(gè)躍變，此時(shí)雙邊沿提取器將產(chǎn)生邊沿脈沖信號(hào)edge，同時(shí)控制預(yù)測(cè)器使其復(fù)位，禁止預(yù)測(cè)輸出；當(dāng)輸入的碼值為連“1”或連“0”時(shí)，無邊沿變化，邊沿提取器停止工作，無edge輸出，此時(shí)預(yù)測(cè)器開始工作，產(chǎn)生預(yù)測(cè)的本地碼同步信號(hào)pred,pred由clk分頻獲得，并由edge對(duì)齊相位。邊測(cè)提取器與預(yù)測(cè)器輸出的信號(hào)經(jīng)合成器合成輸出，二者協(xié)同完成碼時(shí)鐘信號(hào)的恢復(fù)。為了提高數(shù)據(jù)提取的準(zhǔn)確性，解決pred與輸入信號(hào)頻率誤差造成的相位移動(dòng)，將碼同步向后移位180°。電路中各點(diǎn)波形見圖5。

4 性能分析

假設(shè)輸入的NRZ-L隨機(jī)序列的碼速率為fin，本地通過預(yù)測(cè)器產(chǎn)生的預(yù)測(cè)碼速率flo，輸入的NRZ-L隨機(jī)碼序列中的每個(gè)碼字的寬度為To，隨機(jī)碼序列的最大游程為K（K表示隨機(jī)碼序列中連“0”或連“1”的最大個(gè)數(shù)），可以得到如下結(jié)論：

（1）頻差的影響。由上述分析可知，當(dāng)產(chǎn)生頻差時(shí)，flo≠fin。如果輸入的隨機(jī)序列是由交替變化的“0”和“1”組成，則雙邊沿提取所產(chǎn)生的邊沿脈沖將有效地校正頻差；如果輸入K個(gè)連續(xù)的“0”或“1”時(shí)，由180°碼同步的相位只能偏移±180°，所以只要滿足式，就可以保證有正確的碼同步信號(hào)輸出，并能提取到正確的數(shù)據(jù)。

（2）同步建立時(shí)間ts。只要輸入的碼序列速率與預(yù)測(cè)器的中心頻率之差在上式表示的頻差范圍內(nèi)，與出現(xiàn)第一個(gè)跳變的碼字時(shí)，該碼同步器就會(huì)輸出正確的碼同步信號(hào)。這是因?yàn)樗且环N開環(huán)結(jié)構(gòu)的緣故。

（3）如果信號(hào)中斷，碼同步器輸出的是本地時(shí)鐘經(jīng)預(yù)測(cè)器產(chǎn)生的碼同步信號(hào)f=flo。

（4）同步帶寬Δfs。由上面的算法可知，它的同步帶寬與輸入的隨機(jī)碼的游程有關(guān)，即：|Δfs|=flo/2K。

通過與數(shù)字鎖相環(huán)法比較，可以知道：

·當(dāng)輸入信號(hào)的頻率偏差較大時(shí)，雙邊沿提取器可以實(shí)時(shí)地對(duì)預(yù)測(cè)器輸出的碼同步信號(hào)進(jìn)行校準(zhǔn)，在滿足同步帶寬的情況下仍可保持同步。

·在數(shù)字鎖相環(huán)中，需要捕獲過程以消除頻差。同步建立時(shí)間是指在最大相差的情況下，建立同步所需要的時(shí)間。ts=nTc,Tc是一個(gè)碼元周期，n是分頻化。而在本算法下，捕獲與同步可以在每一個(gè)跳變的碼元處完成。

以上算法已成功在FPGA上實(shí)現(xiàn)并已在實(shí)際系統(tǒng)獲得應(yīng)用，共使用了61個(gè)邏輯單元，而其中碼同步器的核心電路只占用了26個(gè)邏輯單元，大大節(jié)省了資源。在MAX+PLUS II中的仿真結(jié)果如圖5所示：

圖5中的clk是本地的高精度時(shí)鐘，clk決定flo的標(biāo)確度和ls的最小單位。Pcm_out是可編程數(shù)字濾波器輸出的隨機(jī)碼序列，edge是邊沿提取器輸出的邊沿脈沖信號(hào)，pred是預(yù)測(cè)器的輸出的預(yù)測(cè)脈沖信號(hào)，add是最后綜合輸出的碼同步脈沖信號(hào)，180是經(jīng)過180°移相的碼同步信號(hào)。

本系統(tǒng)經(jīng)測(cè)試及實(shí)際使用證明性能理想：對(duì)NRZ-L碼，連續(xù)250個(gè)碼元中只需一個(gè)碼元的跳變，系統(tǒng)就可以維持同步；失鎖后可在第一個(gè)跳變碼元處立即重新同步（測(cè)試條件：SNR>10dB，轉(zhuǎn)換沿密度50%，無抖動(dòng)，無調(diào)幅，無基線波動(dòng)，可編程碼速率與輸入信號(hào)頻率差碼速率的0.2%）。